cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

基于MAX7000系列CPLD的數(shù)據(jù)采集系統(tǒng)

FPGA設(shè)計(jì)中的時(shí)序管理,　當(dāng)FPGA設(shè)計(jì)面臨高級(jí)接口的設(shè)計(jì)問(wèn)題時(shí)，該采取什么辦法來(lái)解決呢?美國(guó)EMA公司的TimingDesigner軟件可以簡(jiǎn)化這些設(shè)計(jì)問(wèn)題，并提供對(duì)幾乎所有接口的預(yù)先精確控制。下問(wèn)文將向你娓娓道來(lái)。　　一、摘要　　從簡(jiǎn)單SRAM接
關(guān)鍵字：管理時(shí)序設(shè)計(jì) FPGA

O引言協(xié)方差矩陣的計(jì)算是信號(hào)處理領(lǐng)域的典型運(yùn)算，是實(shí)現(xiàn)多級(jí)嵌套維納濾波器、空間譜估計(jì)、相干源...
關(guān)鍵字： FPGA 協(xié)方差矩陣復(fù)數(shù)浮點(diǎn) FIFO 信號(hào)處理

　　日前，全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc.)宣布推出業(yè)界首項(xiàng)堆疊硅片互聯(lián)技術(shù)，即通過(guò)在單個(gè)封裝中集成多個(gè) FPGA 芯片，實(shí)現(xiàn)突破性的容量、帶寬和功耗優(yōu)勢(shì)，以滿足那些需要高密度晶體管和邏輯，以及需要極大的處理能力和帶寬性能的市場(chǎng)應(yīng)用。通過(guò)采用3D封裝技術(shù)和硅通孔 (TSV) 技術(shù)，賽靈思28nm 7系列FPGA目標(biāo)設(shè)計(jì)平臺(tái)所能滿足的的資源需求，是最大單芯片 FPGA 所能達(dá)到的兩倍。這種創(chuàng)新的平臺(tái)方法不僅使賽靈思突破了摩爾定律的界限，而且也為電子產(chǎn)品制造商系統(tǒng)的大規(guī)模集成提供了
關(guān)鍵字： Xilinx FPGA 堆疊硅片互聯(lián)技術(shù)

　　26年前賽靈思發(fā)明了可編程邏輯器件，現(xiàn)在，賽靈思的產(chǎn)品已經(jīng)遍布無(wú)線基礎(chǔ)設(shè)施當(dāng)中，特別是在國(guó)內(nèi)TD-SCDMA的部署中，無(wú)處不在。FPGA的一個(gè)重要價(jià)值在于為運(yùn)營(yíng)商快速將產(chǎn)品推向市場(chǎng)提供了時(shí)間保證，并且FPGA的可編程性使其即使在3G網(wǎng)絡(luò)部署完成后，仍然能以低成本進(jìn)行下一代產(chǎn)品升級(jí)，提供差異化增值服務(wù)。高度集成帶有并行DSP處理能力的FPGA還可以以極具成本及功耗優(yōu)勢(shì)在BBU、RRU、PTN、GPON/EPON，以及40G/100G以太網(wǎng)中取代ASIC/ASSP。　　
關(guān)鍵字： FPGA 3G

針對(duì)目前靶場(chǎng)測(cè)試領(lǐng)域尤其是外彈道測(cè)試通常采用人工擊發(fā)槍械的方式，存在安全性差、無(wú)法精確控制等問(wèn)題，設(shè)計(jì)一種基于CPLD技術(shù)的槍械電磁扳機(jī)控制儀。采用步進(jìn)電機(jī)作為執(zhí)行單元，CPLD作為主控制器實(shí)現(xiàn)邏輯控制、通信功能。設(shè)計(jì)中著重考慮了電磁兼容及安全性，通過(guò)機(jī)械及電氣兩部分聯(lián)鎖確?？刂苾x無(wú)誤觸發(fā)。通過(guò)靶場(chǎng)試驗(yàn)，該控制儀能夠適應(yīng)靶場(chǎng)電磁環(huán)境，而且對(duì)其他儀器無(wú)干擾，其通信功能還可實(shí)現(xiàn)整體測(cè)試系統(tǒng)的同步性、自動(dòng)化、網(wǎng)絡(luò)化及遠(yuǎn)程控制。
關(guān)鍵字： CPLD 槍械電磁控制儀

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：軟件無(wú)線電衛(wèi)星通信 FPGA 模擬源

0引言傳統(tǒng)數(shù)字濾波器硬件的實(shí)現(xiàn)主要采用專用集成電路(ASIC)和數(shù)字信號(hào)處理器(DSP)來(lái)實(shí)現(xiàn)。FPGA內(nèi)...
關(guān)鍵字：濾波器 FPGA 分布式算法 DSP

0引言隨著微電子技術(shù)的發(fā)展，系統(tǒng)集成向高速、高集成度、低功耗發(fā)展已經(jīng)成為必然，同時(shí)SoPC技術(shù)也...
關(guān)鍵字：語(yǔ)音錄制語(yǔ)音回放 FPGA SOPC

　　給出了脈沖位置調(diào)制(PPM)系統(tǒng)的設(shè)計(jì)方案，并基于FPGA通過(guò)簡(jiǎn)明的Verilog代碼實(shí)現(xiàn)了該設(shè)計(jì)，時(shí)序仿真結(jié)果驗(yàn)證了所設(shè)計(jì)的系統(tǒng)能夠滿足PPM系統(tǒng)的要求，并在滿足一定性能需求的情況下消耗了較少的邏輯資源。　　
關(guān)鍵字： PPM FPGA 201010

　　通過(guò)編譯器的優(yōu)化、內(nèi)置的定時(shí)與同步以及用戶自身提出的新特性，三個(gè)方面，為您全面介紹LabVIEW 2010。　　
關(guān)鍵字： LabVIEW 圖形化編程 FPGA 201010

FPGA在廣播視頻處理中的應(yīng)用,1.時(shí)機(jī)

在世界范圍內(nèi)，廣播視頻系統(tǒng)的需求都在逐年顯著增加，原因是以下的一些因素同時(shí)發(fā)生了作用：

可供觀眾選擇的廣播頻道的增加。世界范圍內(nèi)，更多觀眾的選擇從很少的幾個(gè)頻道發(fā)展到幾百個(gè)頻道。
關(guān)鍵字：應(yīng)用處理視頻廣播 FPGA

利用CPLD實(shí)現(xiàn)數(shù)字濾波及抗干擾,1 濾波和抗干擾概述

單片機(jī)應(yīng)用系統(tǒng)的輸入信號(hào)常含有種種噪聲和干擾，它們來(lái)自被測(cè)信號(hào)源、傳感器、外界干擾源等。為了提高測(cè)量和控制精度，必須消除信號(hào)中的噪聲和干擾。噪聲有兩大類：一類為周期性的；另一類為
關(guān)鍵字：波及抗干擾數(shù)字實(shí)現(xiàn) CPLD 利用

基于MAX7000系列CPLD的數(shù)據(jù)采集系統(tǒng),CPLD是復(fù)雜的PLD，專指那些集成規(guī)模大于1000門以上的可編程邏輯器件。它由與陣列、或陣列、輸入緩沖電路、輸出宏單元組成，具有門電路集成度高、可配置為多種輸入輸出形式、多時(shí)鐘驅(qū)動(dòng)、內(nèi)含ROM或FLASH(部分支持在系
關(guān)鍵字：數(shù)據(jù)采集系統(tǒng) CPLD 系列 MAX7000 基于