色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> cpld/fpga

          基于CPLD和ISA總線的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

          • 摘要:介紹一種基于復(fù)雜可編程邏輯器件(CPLD)的數(shù)據(jù)采集系統(tǒng),并給出詳細(xì)的設(shè)計(jì)方案。計(jì)算機(jī)通過ISA總線實(shí)現(xiàn)與數(shù)據(jù)采集系統(tǒng)的指令和數(shù)據(jù)傳輸。通過VHDL編程實(shí)現(xiàn)CPLD對(duì)12位串行模數(shù)轉(zhuǎn)換器ADS7816的控制。最后,給出該
          • 關(guān)鍵字: CPLD  ISA  總線  數(shù)據(jù)采集    

          CPLD在臭氧電源中的應(yīng)用

          • 摘要:利用壓控振蕩器CD4046和可編程邏輯器件EPM7128構(gòu)成控制系統(tǒng),通過調(diào)節(jié)逆變輸出脈沖的占空比和頻率,實(shí)現(xiàn)臭氧電源輸出電壓和頻率的調(diào)節(jié),從而達(dá)到對(duì)臭氧電源輸出功率的調(diào)節(jié)。調(diào)試結(jié)果表明該系統(tǒng)滿足實(shí)時(shí)性和功耗
          • 關(guān)鍵字: CPLD  臭氧電源  中的應(yīng)用    

          FPGA和ARM的Profibus-DP主站通信平臺(tái)設(shè)計(jì)

          • 摘要:提出一個(gè)使用FPGA和ARM微控制器實(shí)現(xiàn)Profibus-DP主站(1類)通信平臺(tái)的解決方案;解析了Profibus-DP通信協(xié)議,重點(diǎn)是令牌輪轉(zhuǎn)協(xié)議;給出了該主站通信平臺(tái)的系統(tǒng)構(gòu)建。該通信平臺(tái)可以獨(dú)立實(shí)現(xiàn)Profibus-DP主站(1類)
          • 關(guān)鍵字: Profibus-DP  FPGA  ARM  通信    

          基于FPGA的偽隨機(jī)序列發(fā)生器設(shè)計(jì)

          • 摘要:討論了應(yīng)用移位寄存器在Ahera的FPGA芯片中實(shí)現(xiàn)線性和非線性偽隨機(jī)序列的方法,該算法基于m序列本原多項(xiàng)式來獲得線性m序列和非線性m子序列移位寄存器的反饋邏輯式。文中給出了以Altera的QuartusⅡ?yàn)殚_發(fā)平臺(tái),并
          • 關(guān)鍵字: FPGA  偽隨機(jī)序列  發(fā)生器    

          FPGA芯片在高速數(shù)據(jù)采集緩存系統(tǒng)中的應(yīng)用

          • 摘要:給出了以FPGA為核心邏輯控制模塊的高性能數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方法,并在QuartusII8.0集成環(huán)境中進(jìn)行軟件設(shè)計(jì)和系統(tǒng)仿真,最后給出了新型緩存系統(tǒng)中主要功能模塊的仿真圖形。
            關(guān)鍵詞:FPGA;高速;數(shù)據(jù)采集;緩
          • 關(guān)鍵字: FPGA  芯片  高速數(shù)據(jù)  采集    

          TMS320F2812與CPLD的視頻采集系統(tǒng)接口設(shè)計(jì)

          • 摘要:介紹基于TMS320F2812和CPLD的數(shù)字視頻采集系統(tǒng)的接口設(shè)計(jì)。該系統(tǒng)采用同步分離電路、TMS320F2812、EPM7128、TMS320C6416、IDE硬盤存儲(chǔ)器以及顯示器接口等芯片,利用TMs320F2812中的ADC采樣速度和轉(zhuǎn)換精度高的優(yōu)
          • 關(guān)鍵字: 接口  設(shè)計(jì)  系統(tǒng)  采集  CPLD  視頻  TMS320F2812  

          基于Simulink的數(shù)據(jù)鏈系統(tǒng)仿真及性能分析

          • 未來戰(zhàn)場(chǎng)必是網(wǎng)絡(luò)中心戰(zhàn)格局下的系統(tǒng)一體化作戰(zhàn),用于制導(dǎo)的武器數(shù)據(jù)鏈?zhǔn)瞧渲兄匾画h(huán)。通常武器數(shù)據(jù)鏈用...
          • 關(guān)鍵字: Simulink  數(shù)據(jù)鏈系統(tǒng)  仿真  FPGA  

          基于FPGA+DSP的雷達(dá)回波發(fā)生器設(shè)計(jì)

          • 雷達(dá)回波發(fā)生器利用現(xiàn)代仿真技術(shù)生成蘊(yùn)含雷達(dá)目標(biāo)和環(huán)境信息的模擬雷達(dá)信號(hào),用來對(duì)雷達(dá)系統(tǒng)進(jìn)行性能測(cè)試和評(píng)估。根據(jù)通用性、靈活性要求,提出了一種基于DSP+FPGA的雷達(dá)回波發(fā)生器的設(shè)計(jì)方法;簡(jiǎn)要介紹了設(shè)計(jì)思想,詳細(xì)闡述了系統(tǒng)的硬件組成和軟件設(shè)計(jì),并給出了測(cè)試結(jié)果并總結(jié)了該雷達(dá)回波發(fā)生器的一些優(yōu)點(diǎn)。
          • 關(guān)鍵字: FPGA  DSP  雷達(dá)回波  發(fā)生器    

          ISPl362在基于FPGA的紅外成像系統(tǒng)中的應(yīng)用

          • 摘要:ISPl362是飛利浦推出的一款USB可編程控制芯片,其內(nèi)部集成了一個(gè)高級(jí)主控制器,一個(gè)外設(shè)控制器,主機(jī)和設(shè)備控制器兼容USB 2.O協(xié)議,支持12 Mb/s的全速傳輸和1.5 Mb/s的低速傳輸;芯片有三種工作模式,即主
          • 關(guān)鍵字: ISPl  FPGA  362  紅外成像系統(tǒng)    

          一種基于FPGA的可編程電壓源系統(tǒng)設(shè)計(jì)

          • 0引言可編程電源指某些功能或參數(shù)可以通過計(jì)算機(jī)軟件編程進(jìn)行控制的電源??删幊屉娫吹膶?shí)現(xiàn)方法...
          • 關(guān)鍵字: FPGA  可編程電壓源  設(shè)計(jì)  Cyclone  

          Altera量產(chǎn)發(fā)售低成本低功耗Cyclone IV FPGA

          •   Altera公司今天宣布,開始批量發(fā)售Cyclone® IV FPGA。公司還宣布開始提供基于Cyclone IV GX的收發(fā)器入門開發(fā)套件。Altera的Cyclone IV FPGA設(shè)計(jì)用于無線、固網(wǎng)、廣播、工業(yè)和消費(fèi)類市場(chǎng)等低成本、小型封裝應(yīng)用。與前一代Cyclone產(chǎn)品相比,這些器件前所未有的同時(shí)實(shí)現(xiàn)了低成本和高性能,功耗降低25%,滿足了大批量低成本串行協(xié)議解決方案的需求。   Altera器件市場(chǎng)資深總監(jiān)Luanne Schirrmeister評(píng)論說:“我們比競(jìng)爭(zhēng)產(chǎn)品
          • 關(guān)鍵字: Altera  FPGA  Cyclone  開發(fā)套件  

          基于FPGA的TDI-CCD時(shí)序電路設(shè)計(jì)

          • 摘要:介紹TDI-CCD的特點(diǎn)、工作原理,根據(jù)項(xiàng)目所使用的TDI-CCD的使用要求,設(shè)計(jì)一種基于Altera公司的現(xiàn)場(chǎng)可編程門陣列(FPGA)EP3C-25Q240的TDI-CCD驅(qū)動(dòng)時(shí)序電路,驅(qū)動(dòng)時(shí)序使用VHDL語言編寫,在QuartusⅡ平臺(tái)上進(jìn)行時(shí)序
          • 關(guān)鍵字: TDI-CCD  FPGA  時(shí)序  電路設(shè)計(jì)    

          基于FPGA快速A 律壓縮編碼的設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:本文針對(duì)A律13折線法的算法特點(diǎn),提出一種并行數(shù)據(jù)處理算法,實(shí)現(xiàn)了編碼的流水線操作。運(yùn)用VHDL語言將其在FPGA中實(shí)現(xiàn),借助quartus II6.0平臺(tái)進(jìn)行驗(yàn)證,并對(duì)驗(yàn)證結(jié)果進(jìn)行分析,評(píng)估了系統(tǒng)的性能,證實(shí)了該算法的
          • 關(guān)鍵字: FPGA  壓縮編碼    

          基于PC104總線和CPLD的測(cè)頻模件設(shè)計(jì)

          • 摘要:根據(jù)某測(cè)試系統(tǒng)的需要,設(shè)計(jì)基于PCl04總線和CPLD的高精度測(cè)頻模件,采用多周期同步測(cè)頻法實(shí)現(xiàn)對(duì)所測(cè)頻段的等精度測(cè)量。設(shè)計(jì)了該測(cè)頻模件的硬件電路,并給出用CPLD實(shí)現(xiàn)數(shù)字頻率計(jì)的詳細(xì)VHDL源代碼。采用原理圖的
          • 關(guān)鍵字: CPLD  104  PC  總線    

          基于ARM和FPGA的微加速度計(jì)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

          • 摘要:基于常用的MEMS慣性器件微型加速度計(jì),介紹一種采用ARM和FPGA架構(gòu)來采集加速度數(shù)值的設(shè)計(jì)方案,微加速度計(jì)的模擬輸出信號(hào)經(jīng)A/D芯片轉(zhuǎn)換后由FPGA進(jìn)行處理和緩存,然后ARM接收FPGA的輸出數(shù)據(jù)并對(duì)數(shù)據(jù)進(jìn)行顯示和
          • 關(guān)鍵字: FPGA  ARM  微加速度計(jì)  數(shù)據(jù)采集    
          共7000條 353/467 |‹ « 351 352 353 354 355 356 357 358 359 360 » ›|

          cpld/fpga介紹

          您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473