色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> cpld/fpga

          基于FPGA的高速數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)

          • 摘    要:本文提出了一種利用邊沿觸發(fā)鑒相縮短鎖相環(huán)捕獲時間的方案,并詳細(xì)介紹了該方案基于FPGA的實現(xiàn)方法。通過對所設(shè)計的鎖相環(huán)進(jìn)行計算機(jī)仿真和硬件測試,表明該方案確實可以提高鎖相環(huán)的捕獲性能。關(guān)鍵詞:數(shù)字鎖相環(huán)(DPLL);捕獲時間;FPGA;VHDL引言捕獲時間是鎖相環(huán)的一個重要參數(shù),指的是鎖相環(huán)從起始狀態(tài)到達(dá)鎖定狀態(tài)所需時間。在一些系統(tǒng)中,如跳頻通信系統(tǒng),由于系統(tǒng)工作頻率不斷地發(fā)生快速變化(每秒幾百次到幾千次,甚至高達(dá)上萬次),要求鎖相環(huán)能夠?qū)π盘栂辔豢焖俨东@。因此
          • 關(guān)鍵字: FPGA  VHDL  捕獲時間  數(shù)字鎖相環(huán)(DPLL)  

          用CPLD實現(xiàn)Gollmann密鑰流發(fā)生器

          • 摘    要:本文根據(jù)Gollmann密鑰流發(fā)生器的原理和偽隨機(jī)序列產(chǎn)生的程序,利用VHDL語言和CPLD,設(shè)計出Gollmann密鑰流發(fā)生器。該發(fā)生器滿足一般的加密要求,可以保護(hù)信息傳輸?shù)陌踩jP(guān)鍵詞:Gollmann ;VHDL ;CPLD;偽隨機(jī)序列引言對通信數(shù)據(jù)進(jìn)行加密的方法可分為兩大類:軟加密和硬加密。其中硬加密具有加密強(qiáng)度大、可靠性高等特點(diǎn)。本文根據(jù)流密碼發(fā)生器原理,用CPLD設(shè)計出了Gollmann流密碼發(fā)生器。原理密碼安全的偽隨機(jī)序列發(fā)生器用于流密碼時十分理想
          • 關(guān)鍵字: CPLD  Gollmann  VHDL  偽隨機(jī)序列  

          CPLD器件的在系統(tǒng)動態(tài)配置

          • 介紹一種利用微控制器動態(tài)配置CPLD器件的方法。將配置文件存放在存儲器中,配置文件中的控制代碼驅(qū)動在微處理器中運(yùn)行的配置引擎;將配置文件中的配置信息通過JTAG口移入CPLD,實現(xiàn)器件的動態(tài)配置
          • 關(guān)鍵字: CPLD  器件  動態(tài)配置  系統(tǒng)    

          集系統(tǒng)級FPGA芯片XCV50E的結(jié)構(gòu)與開發(fā)

          • VirtexE系列是XILINX公司生產(chǎn)的新型FPGA芯片,可用來進(jìn)行數(shù)十萬邏輯門級的系統(tǒng)設(shè)計和百兆赫茲級的高速電路設(shè)計。
          • 關(guān)鍵字: FPGA  50E  XCV  50    

          基于FPGA的光柵尺信號智能接口模塊

          • 介紹了一種基于ALTERA公司大規(guī)??删幊踢壿嬈骷﨓PF10K10的多功能光柵尺處理品電路。敘述了該電路的主要電路――四倍頻細(xì)分、辨向電路、計數(shù)電路、接口處理電路的設(shè)計原理,風(fēng)時給出了詳細(xì)的電路和仿真波形。
          • 關(guān)鍵字: FPGA  光柵  信號  模塊    

          基于FPGA的同步測周期高精度數(shù)字頻率計的設(shè)計

          • 摘    要:本文介紹了一種同步測周期計數(shù)器的設(shè)計,并基于該計數(shù)器設(shè)計了一個高精度的數(shù)字頻率計。文中給出了計數(shù)器的VHDL編碼,并對頻率計的FPGA實現(xiàn)進(jìn)行了仿真驗證,給出了測試結(jié)果。關(guān)鍵詞:頻率計;VHDL;FPGA;周期測量 在現(xiàn)代數(shù)字電路設(shè)計中,采用FPGA結(jié)合硬件描述語言VHDL可以設(shè)計出各種復(fù)雜的時序和邏輯電路,具有設(shè)計靈活、可編程、高性能等優(yōu)點(diǎn)。本文將介紹一種基于FPGA,采用同步測周期的方法來實現(xiàn)寬頻段高精度數(shù)字頻率計的設(shè)計。 圖1 同步測周期計數(shù)器
          • 關(guān)鍵字: FPGA  VHDL  頻率計  周期測量  

          軟體當(dāng)家的硬體設(shè)計走向

          • 在過去,想獲得更隹的嵌入式產(chǎn)品功能,設(shè)計者想到的不二法門往往是采用更新一代的晶片制程技術(shù),要不然,這樣的硬體設(shè)計取向至少能提供更小的尺寸,或更低的成本,而維持一定的功能水準(zhǔn)
          • 關(guān)鍵字: 嵌入式  FPGA  DSP  

          Cyclone II FPGA滿足低成本大批量應(yīng)用需求

          • 2004年8月A版   Altera公司推出新款Cyclone II系列FPGA器件。Cyclone II FPGA的成本比第一代Cyclone器件低30%,邏輯容量大了三倍多,可滿足低成本大批量應(yīng)用需求。 市場驅(qū)動力   隨著低復(fù)雜度FPGA器件成本的不斷下降,具有靈活性和及時面市優(yōu)勢的FPGA與 ASIC相比更有競爭性,在數(shù)字消費(fèi)市場上的應(yīng)用也急劇增加。第一代Cyclone系列迄今發(fā)售了3百多萬片,在全球擁有3,000多位客戶,對大批量低成本數(shù)字消費(fèi)市場有著巨大的影響,該市場消納了三分之一的器件
          • 關(guān)鍵字: FPGA  嵌入式  

          基于FPGA的HDLC轉(zhuǎn)E1傳輸控制器的實現(xiàn)

          • 摘    要:本文介紹了一種用FPGA實現(xiàn)的HDLC轉(zhuǎn)E1的協(xié)議控制器,能實現(xiàn)將速率為N
          • 關(guān)鍵字: E1  FPGA  HDLC  幀結(jié)構(gòu)  

          嵌入式系統(tǒng)中FPGA的被動串行配置方式

          • 嵌入式系統(tǒng)中FPGA的被動串行配置方式,介紹一種在嵌放式系統(tǒng)中使用微處理器被動串行配置方式實現(xiàn)對FPGA配置的方案,將系統(tǒng)程序及配置文件存在系統(tǒng)Flash中,利用微處理器的I/O口產(chǎn)生配置時序,省去配置器件;討論FPGA的各種配置方式及各種配置文件的使用。
          • 關(guān)鍵字: 配置  方式  串行  被動  系統(tǒng)  FPGA  嵌入式  

          低壓CPLD EPM7512A的混合電壓系統(tǒng)設(shè)計

          • 較詳細(xì)地闡述不同邏輯電平的接口原理。以低壓CPLD EPM7512A為例,給出在混合電壓系統(tǒng)中的具體設(shè)計方案。
          • 關(guān)鍵字: 7512A  CPLD  7512  EPM    

          數(shù)字頻率合成器的FPGA實現(xiàn)

          • 介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點(diǎn),給出了用ACEX 1K系列器件EP1K10TC144-1實現(xiàn)數(shù)字頻率合成器的工作原理、設(shè)計思路、電路結(jié)構(gòu)和仿真結(jié)果。
          • 關(guān)鍵字: FPGA  數(shù)字頻率合成器    

          基于CPLD的三相多波形函數(shù)發(fā)生器設(shè)計

          • 介紹了基于可編程邏輯器件CPLD和直接數(shù)字頻率合成技術(shù)(DDS)的三相多波形函數(shù)發(fā)生器的基本原理,并在此基礎(chǔ)上給出了基于CPLD的各模塊設(shè)計方法及其VHDL源程序。
          • 關(guān)鍵字: CPLD  三相  多波形  函數(shù)發(fā)生器    

          基于MicroBlaze軟核的FPGA片上系統(tǒng)設(shè)計

          • 分析軟處理器MicroBlaze的體系結(jié)構(gòu),給出MicroBlaze內(nèi)核在軟件無線電系統(tǒng)中的應(yīng)用,實現(xiàn)SOPC(可編程系統(tǒng)芯片)。
          • 關(guān)鍵字: MicroBlaze  FPGA  軟核  片上系統(tǒng)    

          Stratix II FPGA:成功的90nm開發(fā)和推出案例研究

          • Stratix II FPGA:成功的90nm開發(fā)和推出案例研究
          • 關(guān)鍵字: Stratix  FPGA  II  90    
          共6999條 462/467 |‹ « 458 459 460 461 462 463 464 465 466 467 »

          cpld/fpga介紹

          您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
          歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473