色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> cpld/ppga

          基于CPLD的編碼器解碼接口、PWM輸出方案及其在運動控制卡和伺服驅(qū)動器中的應(yīng)用

          •   引言   在數(shù)控機床或其他數(shù)控設(shè)備中,往往都會用到光柵尺或編碼器等位置傳感部件,用以來測量機械運動部件的實際運動位置及速度信息。那么光柵尺或編碼器測量到的數(shù)值,就需要專門的接收部件來處理。一般的編碼器輸出的信號是AB(或ABZ)相正交編碼信號,之所以這樣編碼也是為了將方向信息加入碼流,同時也有利抗干擾等方面的處理。因此在接收這個信號時就需要專門的解碼接口電路,將所得的數(shù)據(jù)也就是實際運動位置/位置信息傳遞給處理單元,或通過總線(比如PCI)傳遞給數(shù)控設(shè)備的中央控制系統(tǒng)中,讓控制系統(tǒng)的軟硬件根據(jù)測來的實
          • 關(guān)鍵字: PWM  CPLD  

          基于AT89S52和CPLD的數(shù)字轉(zhuǎn)速表設(shè)計

          •   介紹了以89S52單片機和復(fù)雜可編程邏輯器件(CPLD)為核心的數(shù)字轉(zhuǎn)速表的設(shè)計。采用CPLD來實現(xiàn)轉(zhuǎn)速、周期、脈寬和占空比的測量計數(shù),單片機完成測試控制、數(shù)據(jù)處理和顯示輸出。同時,運用等精度的設(shè)計方法,克服了基于傳統(tǒng)測速原理轉(zhuǎn)速表的測量精度隨被測轉(zhuǎn)速的下降而降低的缺點。實驗結(jié)果表明,所設(shè)計的數(shù)字轉(zhuǎn)速表性能穩(wěn)定,測量精度高。   基于單片機和CPLD的數(shù)字轉(zhuǎn)速表設(shè)計
          • 關(guān)鍵字: AT89S52  CPLD  

          基于AT89S52和CPLD的自動巡線輪式機器人控制系統(tǒng)

          •   1 引言   輪式移動機器人是機器人研究領(lǐng)域的一項重要內(nèi)容.它集機械、電子、檢測技術(shù)與智能控制于一體。在各種移動機構(gòu)中,輪式移動機構(gòu)最為常見。輪式移動機構(gòu)之所以得到廣泛的應(yīng)用。主要是因為容易控制其移動速度和移動方向。因此.有必要研制一套完整的輪式機器人系統(tǒng)。并進行相應(yīng)的運動規(guī)劃和控制算法研究。筆者設(shè)計和開發(fā)了基于5l型單片機的自動巡線輪式機器人控制系統(tǒng)。   2 控制系統(tǒng)總體設(shè)計   機器人控制系統(tǒng)由主控制電路模塊、存儲器模塊、光電檢測模塊、電機及舵機驅(qū)動模塊等部分組成,控制系統(tǒng)的框圖如圖1所示
          • 關(guān)鍵字: AT89S52  CPLD  

          FPGA是什么?

          •   導(dǎo)讀:本文系統(tǒng)講解了FPGA是什么及其結(jié)構(gòu)、原理、生產(chǎn)廠家等內(nèi)容,敬請閱讀~~ 一、FPGA是什么- -簡介   FPGA,是Field Programmable Gate Array的簡稱,中文名稱為現(xiàn)場可編程門陣列,是一種可編程器件,是在PAL(可編程邏輯陣列)、GAL(通用陣列邏輯)、CPLD(復(fù)雜可編程邏輯器件)等傳統(tǒng)邏輯電路和門陣列的基礎(chǔ)上發(fā)展起來的一種半定制電路,主要應(yīng)用于ASIC(專用集成電路)領(lǐng)域,既解決了半定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。 二、FP
          • 關(guān)鍵字: FPGA  CPLD  FPGA是什么  

          基于CPLD技術(shù)的看門狗電路設(shè)計

          •   隨著現(xiàn)代電子技術(shù)的發(fā)展,帶有各種微處理的現(xiàn)代電子設(shè)備已廣泛應(yīng)用于國民生產(chǎn)的各行各業(yè)中。但隨著設(shè)備功能越來越強大,程序結(jié)構(gòu)越來越復(fù)雜,指令代碼越來越長,加之現(xiàn)場工作環(huán)境的干擾,設(shè)備失控,程序“走飛”,各功能模塊“死機”的概率也同樣成倍地增加。對此,常見的解決方法是在電路設(shè)計時放置一片硬件看門狗(Watchdog)電路,其目的是在系統(tǒng)“走死”后能強制系統(tǒng)復(fù)位并返回初始化程序。隨著CPLD器件被廣泛應(yīng)用于各種儀器、儀表設(shè)備的設(shè)計中,而且
          • 關(guān)鍵字: CPLD  看門狗  

          基于CPLD的系統(tǒng)硬件看門狗設(shè)計

          •   引言   在以單片機、DSP等處理器為核心的數(shù)字系統(tǒng)中,看門狗是不可缺少的一部分,特別是在對可靠性要求極高的系統(tǒng)中,如箭上伺服控制器,由于箭體內(nèi)強弱電交叉使用,或者地面測試環(huán)境復(fù)雜多變,會產(chǎn)生諸多干擾和輻射。它們的沖擊會使CPU在執(zhí)行指令時的地址碼或操作碼發(fā)生變化,甚至將操作數(shù)作為操作碼執(zhí)行,導(dǎo)致程序跑飛。為使系統(tǒng)在規(guī)定時間內(nèi)重新正常工作,一種有效的措施是采用硬件看門狗技術(shù)。   本設(shè)計的最初思路來源:實現(xiàn)高可靠性數(shù)字伺服控制器軟、硬件看門狗的雙冗余設(shè)計要求,目前缺少軍品級國產(chǎn)化硬件看門狗器件,在
          • 關(guān)鍵字: CPLD  DSP  

          基于SPCE061A和CPLD的電動自行車充電系統(tǒng)研制

          •   電動車由于具有無廢氣污染、無噪音、輕便美觀等特點,受到眾多使用者的青睞。但使用中也暴露出它的局限性,那就是蓄電池的容量決定了它的使用范圍,而且存在充電時間長的缺點。目前隨著電動自行車的發(fā)展,急需解決的問題就是如何實現(xiàn)快速靈活的充電。   隨著電子技術(shù)、可編程邏輯器件(FPGA,CPLD)、EDA技術(shù)的飛速發(fā)展,基于硬件編程語言的自上而下(TOP-TO-DOWN)設(shè)計方法給數(shù)字系統(tǒng)的開發(fā)設(shè)計帶來了革命性變革,僅使用單片機來實現(xiàn)系統(tǒng)控制的傳統(tǒng)方法正在被越來越多的以MCU+FPGA/CPLD為核心的最新設(shè)
          • 關(guān)鍵字: SPCE061A  CPLD  

          數(shù)字電視機頂盒設(shè)計方案、技術(shù)文獻集錦

          •   “數(shù)字電視機頂盒”,它是一種將數(shù)字電視信號轉(zhuǎn)換成模擬信號的變換設(shè)備,它對經(jīng)過數(shù)字化壓縮的圖像和聲音信號進行解碼還原,產(chǎn)生模擬的視頻和聲音信號,通過電視顯示器和音響設(shè)備給觀眾提供高質(zhì)量的電視節(jié)目。它采用了兼容的辦法,在中國一直延續(xù)到現(xiàn)在。本文介紹了幾種數(shù)字電視機頂盒的設(shè)計和使用,供大家參考。   數(shù)字電視機頂盒導(dǎo)航式操作系統(tǒng)設(shè)計方案   本文對機頂盒各項業(yè)務(wù)和操作功能進行模塊化細分歸類,借鑒目前主流消費電子產(chǎn)品操作系統(tǒng)的模式,采用導(dǎo)航式操作系統(tǒng),在主菜單上使用M×
          • 關(guān)鍵字: SDRAM  CPLD  

          有關(guān)FPGA設(shè)計開發(fā)軟件ISE的使用技巧、技術(shù)文獻匯總

          •   ISE是使用XILINX的FPGA的必備的設(shè)計工具。它可以完成FPGA開發(fā)的全部流程,包括設(shè)計輸入、仿真、綜合、布局布線、生成BIT文件、配置以及在線調(diào)試等,功能非常強大。本文為您提供有關(guān)ISE的相關(guān)技術(shù)文獻,相信讀完之后一定會使您對ISE有一個更深刻的了解。   FPGA設(shè)計開發(fā)軟件ISE使用技巧之:ISE軟件簡介   ISE是集成綜合環(huán)境的縮寫,它是Xillinx FPGA/CPLD的綜合性集成設(shè)計平臺,該平臺集成了設(shè)計、輸入、仿真、邏輯綜合、布局布線與實現(xiàn)、時序分板、芯片下載與配置、功率分析
          • 關(guān)鍵字: Xillinx  CPLD  

          CPLD對FPGA從并快速加載的解決方案

          •   現(xiàn)場可編程門陣列(FPGA)作為專用集成電路(ASIC)領(lǐng)域的一種半定制電路,可以根據(jù)設(shè)計的需要靈活實現(xiàn)各種接口或者總線的輸出,在設(shè)備端的通信產(chǎn)品中已得到越來越廣泛的使用。FPGA是基于靜態(tài)隨機存儲器(SRAM)結(jié)構(gòu)的,斷電后程序丟失后的每次上電都需要重新加載程序。且隨著FPGA規(guī)模的升級,加載程序的容量也越來越大,如Xilinx公司的Spartan - 6系列中的6SLX150T,其加載容量最大可以達到4.125 MB.   1 FPGA常用配置方式   FPGA的配置數(shù)據(jù)通常存放在系統(tǒng)中的存儲
          • 關(guān)鍵字: CPLD  FPGA  modelsim   

          基于CPLD和接觸式圖像傳感器的圖像采集系統(tǒng)

          •   接觸式圖像傳感器CIS( CONTACT Image SENSOR )是繼CCD之后于20世紀(jì)90年代研究和開發(fā)的一種新型光電耦合器件[1]。它將光電傳感陣列、LED光源陣列、柱狀透鏡陣列、移位寄存器和模擬開關(guān)等集成在一個條狀方形盒內(nèi),其工作原理與CCD較為相似,但與CCD相比,CIS具有體積小、價格低、結(jié)構(gòu)簡單、安裝方便等優(yōu)點,目前在傳真機、掃描儀及條碼*器等領(lǐng)域可完全取代CCD圖像傳感器。   本文介紹一種基于復(fù)雜可編程邏輯器件CPLD(Complex Programmable LOGIC DE
          • 關(guān)鍵字: CPLD  DSP  圖像傳感器  

          基于CPLD技術(shù)的CMOS圖像傳感器高速采集系統(tǒng)

          •   在當(dāng)前圖像傳感器市場,CMOS傳感器以其低廉的價格得到越來越多消費者的青睞。在目前的應(yīng)用中,多數(shù)采用軟件進行數(shù)據(jù)的讀取,但是這樣無疑會浪費指令周期,并且對于高速器件,采用軟件讀取在程序設(shè)計上、在時間配合上有一定的難度。因此,為了采集數(shù)據(jù)量大的圖像信號,本文設(shè)計一個以CPLD為核心的圖像采集系統(tǒng),實現(xiàn)了對OV7110CMOS圖像傳感器的高速讀取,其讀取速率可達8 Mb/s。   1、硬件電路方案   圖1為基于CPLD的OV7110CMOS圖像傳感器的高速數(shù)據(jù)采集系統(tǒng)原理框圖,他主要由2個部分組成:
          • 關(guān)鍵字: CPLD  CMOS  OV7110  

          【從零開始走進FPGA】隨心所欲——DIY 系統(tǒng)板

          •   就算你代碼再怎么牛逼,硬件描述語言再怎么熟練,沒有認(rèn)知FPGA的工作原理,一切都是浮云。因此,在真正開始實戰(zhàn)演練之前,Bingo將首先介紹FPGA最小工作配置要求,以及一些基本的外設(shè),并通過DIY CPLD/FPGA系統(tǒng)板案例的分析講解,用淺顯易懂的語言,讓初學(xué)者深刻認(rèn)識CPLD/FPGA的工作原理,能夠有一個更深刻的軟硬件思維。   一、Altium Designer 09 winter 軟件介紹        Layout的軟件有很多,包括Altium Designer、P
          • 關(guān)鍵字: FPGA  CPLD  DIY   

          基于JTAG的調(diào)試器、接口及控制器等經(jīng)典設(shè)計匯總

          •   JTAG(JointTestActionGroup,聯(lián)合測試行動組)是一種國際標(biāo)準(zhǔn)測試協(xié)議(IEEE1149.1兼容)。標(biāo)準(zhǔn)的JTAG接口是4線——TMS、TCK、TDI、TDO,分別為模式選擇、時鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。JTAG的主要功能有兩種,一類用于測試芯片的電氣特性,檢測芯片是否有問題,另一類用于Debug,對各類芯片以及其外圍設(shè)備進行調(diào)試。本文介紹基于JTAG的調(diào)試器及接口設(shè)計,供大家參考。   基于Flash和JTAG接口的FPGA多配置系統(tǒng)   本文選用大容
          • 關(guān)鍵字: CPLD  IEEE1149.1  CPU  

          基于CPLD的LED點陣顯示控制器

          •   現(xiàn)場可編程器件(FPGA和CPLD)等ISP器件無須編程器,利用器件廠商提供的編程套件,采用自頂而下的模塊化設(shè)計方法,使用原理圖或硬件描述語言(VHDL)等方法來描述電路邏輯關(guān)系,可直接對安裝在目標(biāo)板上的器件編程。它易學(xué)、易用、簡化了系統(tǒng)設(shè)計,減小了系統(tǒng)規(guī)模,縮短設(shè)計周期,降低了生產(chǎn)設(shè)計成本,從而給電子產(chǎn)品的設(shè)計和生產(chǎn)帶來了革命性的變化。   1、系統(tǒng)結(jié)構(gòu)及工作原理   LED點陣顯示控制的傳統(tǒng)方式是采用單片機或系統(tǒng)機作為CPU來實現(xiàn),當(dāng)系統(tǒng)顯示的信息比較多時,由于單片機的輸入/輸出端口(I/O)
          • 關(guān)鍵字: CPLD  LED  FPGA  
          共775條 10/52 |‹ « 8 9 10 11 12 13 14 15 16 17 » ›|
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473