dpu asic 文章進(jìn)入dpu asic技術(shù)社區(qū)

專用集成電路增長趨緩初創(chuàng)IC設(shè)計(jì)公司數(shù)量下降

　　???目前ASIC的現(xiàn)狀并不讓人看好，但是相信通過創(chuàng)新，設(shè)計(jì)出真正的差異化產(chǎn)品，ASIC仍有希望。 ? ????曾經(jīng)喧囂的ASIC(專用集成電路)，在初創(chuàng)IC(集成電路)設(shè)計(jì)公司數(shù)量減少以及設(shè)計(jì)成本居高不下的情況下正經(jīng)歷輕度的衰退。 ????那些?ASIC制造商，如LSILogic、Fujitsu（富士通）、NEC、Oki、
關(guān)鍵字： ASIC ASSP

針對未來的任務(wù)關(guān)鍵設(shè)計(jì)應(yīng)采用那種耐輻射平臺？(06-100)

　　暴露在惡劣的太空環(huán)境下的系統(tǒng)必須能在各種極端的條件下正常工作，且不喪失任何功能。太空系統(tǒng)在其生命期內(nèi)采集的信息若有任何微小偏差，都可能會對整個數(shù)據(jù)作出錯誤的詮釋。由于這些太空系統(tǒng)都是執(zhí)行特別重要任務(wù)的系統(tǒng)，在設(shè)計(jì)時(shí)就必須考慮多個因素，除了功耗、系統(tǒng)重量、體積和發(fā)射時(shí)間等因素外，系統(tǒng)的可靠性是最主要關(guān)鍵。例如，執(zhí)行太空任務(wù)的衛(wèi)星必須能夠在整個生命期內(nèi) (通常是數(shù)十年) 耐受各種惡劣的環(huán)境條件。就可靠性而言，在太空運(yùn)行的系統(tǒng)面臨最大的挑戰(zhàn)也許是持續(xù)的輻射轟擊。提高系統(tǒng)的耐輻射能力正迅速成為系統(tǒng)工程師的一項(xiàng)
關(guān)鍵字： Actel FPGA 耐輻射 RH-ASIC

在FPGA中集成高速串行收發(fā)器面臨的挑戰(zhàn)(04-100)

　　Altera公司對PCI Express，串行Rapid I/O和SerialLite等串行標(biāo)準(zhǔn)和協(xié)議的認(rèn)可，將促進(jìn)具有時(shí)鐘和數(shù)據(jù)恢復(fù)(CDR)功能的高速串行收發(fā)器的應(yīng)用。這些曾在4或8位ASSP中使用的收發(fā)器現(xiàn)在可以集成在高端FPGA中。帶有嵌入式收發(fā)器的FPGA占據(jù)更小的電路板空間，具有更高的靈活性和無需接口處理的兩芯片方案等優(yōu)勢，因此，采用這種FPGA對電路板設(shè)計(jì)者是很具有吸引力的選擇。　　在FPGA中集成收發(fā)器使得接口電路處理工作由電路板設(shè)計(jì)者轉(zhuǎn)向芯片設(shè)計(jì)者。本文闡述在一個FPGA中集成1
關(guān)鍵字： Altera FPGA ASSP ASIC

紅外動目標(biāo)識別跟蹤系統(tǒng)的DSP+FPGA實(shí)現(xiàn)

　　與通用集成電路相比，ASIC芯片具有體積小、重量輕、功耗低、可靠性高等幾個方面的優(yōu)勢，而且在大批量應(yīng)用時(shí)，可降低成本。現(xiàn)場可編程門陣列(FPGA)是在專用ASIC的基礎(chǔ)上發(fā)展出來的，它克服了專用ASIC不夠靈活的缺點(diǎn)。與其他中小規(guī)模集成電路相比，其優(yōu)點(diǎn)主要在于它有很強(qiáng)的靈活性，即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置，對電路的修改和維護(hù)很方便。DSP+FPGA結(jié)構(gòu)最大的特點(diǎn)是結(jié)構(gòu)靈活，有較強(qiáng)的通用性，適于模塊化設(shè)計(jì)，從而能夠提高算法效率;同時(shí)其開發(fā)周期較短，系統(tǒng)易于維護(hù)和擴(kuò)展，適合于實(shí)時(shí)數(shù)字信號處理。本
關(guān)鍵字： ASIC

PLD公司三極化形成

可編程邏輯器件（PLD）在與ASIC之激戰(zhàn)中已經(jīng)告捷：每年開始PLD設(shè)計(jì)的項(xiàng)目數(shù)目遠(yuǎn)遠(yuǎn)高于ASIC項(xiàng)目開工數(shù)。同時(shí)，PLD廠家之間也發(fā)生微妙的變化，由崛起時(shí)的爭強(qiáng)好斗和互不相讓，漸漸找到了各自的落腳點(diǎn)。目前看來，Xilinx的產(chǎn)品穩(wěn)居65nm FPGA市場，Altera最大的量產(chǎn)在90nm FPGA，Actel憑低功耗0.13微米FPGA在對功耗要求苛刻的領(lǐng)域站穩(wěn)了腳跟。昔日的兩個龐然大物——Xilinx和Altera之間拉開了距離，同時(shí)小型FPGA廠商如Actel躍躍欲試，漸漸跳
關(guān)鍵字： PLD FPGA ASIC

提高ASIC驗(yàn)證的速度與可視性

　　前言　　高性能、高容量FPGA在ASIC/SoC原型設(shè)計(jì)及系統(tǒng)兩方面的應(yīng)用持續(xù)增長。這些設(shè)計(jì)通常包括硬件及嵌入式軟件(也可能包括應(yīng)用軟件)的復(fù)雜組合，這給系統(tǒng)驗(yàn)證帶來了巨大負(fù)擔(dān)，原因是檢測、隔離、調(diào)試及校正故障要比最初設(shè)計(jì)所花費(fèi)的時(shí)間、資金和工程資源多得多。　　由于軟硬件之間交互作用相當(dāng)復(fù)雜且無法預(yù)見，僅僅是找到深藏于系統(tǒng)中的故障就需要進(jìn)行長時(shí)間的測試序列，而且隨后的調(diào)試過程還需要花費(fèi)更多的時(shí)間及精力。另外，如果驗(yàn)證測試使用視頻流等實(shí)際數(shù)據(jù)時(shí)，那么間發(fā)故障將很難(如果并非不可能)重現(xiàn)。　　
關(guān)鍵字： FPGA ASIC 模擬器

實(shí)現(xiàn)電源排序的簡單電路

　　asic、fpga和dsp可能需要多個電源電壓，而這些電源電壓的啟動順序有種種限制。通常電壓值最高的i/o電壓常常必須首先啟動，然后其他電壓按照從高到低的順序逐一啟動，最后啟動的是芯核電壓。這種情況可能還要求一個電源線的電壓不能比另一電源線的電壓大一個二極管壓降以上;否則過大的電流可從i/o電壓通過ic回流到較低的電壓，有可能損壞昂貴的ic。你控制這一順序的常用方法是，在排序的相鄰電壓線之間連接外部二極管，以便把一個較高的電壓嵌位到一個較低電壓的一個二極管壓降以內(nèi)，從而防止ic中可能出現(xiàn)的閂鎖現(xiàn)象。二
關(guān)鍵字： asic fpga dsp 電源

Xilinx開放源碼硬件創(chuàng)新大賽復(fù)賽名單公布

2008年1月8日，北京訊：自2007年6月正式開始的覆蓋全國高校的“中國電子學(xué)會Xilinx開放源碼硬件創(chuàng)新大賽”初賽經(jīng)過大賽組委會的認(rèn)真篩選，來自34所高校的53支隊(duì)伍從170多支參賽隊(duì)伍中脫穎而出，入圍復(fù)賽階段。入圍隊(duì)伍中，大連理工，清華，電子科大，西安電子科大等表現(xiàn)突出，僅大連理工就有6支隊(duì)伍進(jìn)入復(fù)賽。開賽以來，包括清華、北大、中國電子科技大學(xué)、西安電子科技大學(xué)、中國科技大學(xué)等在內(nèi)的近50所高校學(xué)生踴躍報(bào)名，共有170多只隊(duì)伍的1000多位在校
關(guān)鍵字： Xilinx 開放源碼硬件創(chuàng)新大賽入圍復(fù)賽模擬技術(shù) 電源技術(shù) SoC ASIC

電壓調(diào)節(jié)技術(shù)用于SoC低功耗設(shè)計(jì)

　　引言　　SoC即“System on chip”,通俗講為“芯片上的系統(tǒng)”,主要用于便攜式和民用的消費(fèi)的電子產(chǎn)品。隨著便攜式和民用電子產(chǎn)品的高速發(fā)展,廣大用戶對便攜設(shè)備新功能的要求永無止境。于是要求設(shè)計(jì)人員在設(shè)計(jì)小型便攜式消費(fèi)類電子產(chǎn)品時(shí),不僅要縮小產(chǎn)品尺寸、降低成本,更重要的是降低功耗,用戶都希望便攜式產(chǎn)品的電池充電后的工作時(shí)間越長越好。于是,系統(tǒng)設(shè)計(jì)與SoC 設(shè)計(jì)人員面臨著在增加功能的同時(shí)保證電池的使用時(shí)間的挑戰(zhàn)。要達(dá)到這一點(diǎn),就需要使用新的節(jié)能技術(shù),比如電壓調(diào)節(jié)(voltage scalin
關(guān)鍵字： SoC 芯片電壓調(diào)節(jié) SoC ASIC

ARM、DSP、FPGA的技術(shù)特點(diǎn)和區(qū)別是什么

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP ASIC 單片機(jī) FPGA 測試 ARM 計(jì)算機(jī) Cell

高密度IC設(shè)計(jì)中面臨的ASIC與FPGA的抉擇

　　在過去10年間，全世界的設(shè)計(jì)人員都討論過使用ASIC或者FPGA來實(shí)現(xiàn)數(shù)字電子設(shè)計(jì)的好處。通常這些討論將完全定制IC的性能優(yōu)勢和低功耗與FPGA的靈活性和低NRE成本進(jìn)行比較。設(shè)計(jì)隊(duì)伍應(yīng)當(dāng)在ASIC設(shè)計(jì)中先期進(jìn)行NRE投資，以最大限度地提高性能、降低尺寸以及降低大批量制造時(shí)的成本?或者設(shè)計(jì)隊(duì)伍應(yīng)該為市場設(shè)計(jì)只有FPGA能夠提供的具有高度可配置功能、能夠快速完成任務(wù)的最終產(chǎn)品? 　　事實(shí)上，由于高密度IC設(shè)計(jì)面臨的日益嚴(yán)重的挑戰(zhàn)，上面的觀點(diǎn)并不重要。隨著ASIC設(shè)計(jì)人員進(jìn)入每一個新的工藝過程，設(shè)計(jì)變得
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) ASIC IC FPGA 模擬IC

可編程SoC(SoPC)

SOPC ( System on a Programmable Chip，片上可編程系統(tǒng))是以PLD(可編程邏輯器件)取代ASIC(專用集成電路)，更加靈活、高效的技術(shù)SOC (System On Chip)解決方案。SOPC代表一種新的系統(tǒng)設(shè)計(jì)技術(shù)，也是一種初級的軟硬件協(xié)同設(shè)計(jì)技術(shù)。與 SOC 技術(shù)相比，集成電路只有安裝在整機(jī)系統(tǒng)中才能發(fā)揮它的作用。IC芯片是通過印刷電路板(PCB
關(guān)鍵字：可編程 SoC SoPC 片上系統(tǒng) SoC ASIC

使用ISE設(shè)計(jì)工具優(yōu)化FPGA的功耗

　　自從Xilinx公司推出FPGA二十多年來，研發(fā)工作大大提高了FPGA的速度和面積效率，縮小了FPGA與ASIC之間的差距，使FPGA成為實(shí)現(xiàn)數(shù)字電路的優(yōu)選平臺。今天，功耗日益成為FPGA供應(yīng)商及其客戶關(guān)注的問題。　　降低FPGA功耗是降低封裝和散熱成本、提高器件可靠性以及打開移動電子設(shè)備等新興市場之門的關(guān)鍵。　　Xilinx在提供低功耗FPGA解決方案方面較有經(jīng)驗(yàn)。本文說明如何應(yīng)用計(jì)算機(jī)輔助設(shè)計(jì)(CAD)技術(shù)，如Xilinx ISE(集成軟件環(huán)境)9.2i版本軟件使功能有效降低。　　CM
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Xilinx FPGA ASIC

多晶硅價(jià)格走高專家剖析太陽能電池反跌之謎

　　即便原材料多晶硅的價(jià)格一直持續(xù)高漲，國內(nèi)大部分太陽能電池組件制造商仍計(jì)劃調(diào)低或維持產(chǎn)品價(jià)格穩(wěn)定，以贏取更多的市場份額。環(huán)球資源最新發(fā)布的研究報(bào)告顯示，88%的受訪供應(yīng)商將調(diào)低或維持產(chǎn)品價(jià)格穩(wěn)定，只有12%的受訪者計(jì)劃調(diào)升產(chǎn)品價(jià)格。　　報(bào)告出版人區(qū)乃光表示，“由于市場預(yù)計(jì)多晶硅短缺的情況將會持續(xù)至2009年，因此很多太陽能電池組件制造商正實(shí)行簡化生產(chǎn)程序的措施，其中包括通過規(guī)模經(jīng)濟(jì)增加效率、進(jìn)入產(chǎn)業(yè)鏈下游及研發(fā)制造使用較少量多晶硅的較薄的太陽能電池。” 　　據(jù)悉，計(jì)劃減低生產(chǎn)成本的受訪供應(yīng)商中：2
關(guān)鍵字：模擬技術(shù) 電源技術(shù) 多晶硅太陽能 SoC ASIC

千兆高端防火墻的技術(shù)發(fā)展趨勢

防火墻的未來是向著高性能，強(qiáng)大的QoS保證能力和深度防御三個方向發(fā)展。政府，金融電力等關(guān)鍵行業(yè)的數(shù)據(jù)中心、大型電信運(yùn)營商的網(wǎng)絡(luò)流量巨大，業(yè)務(wù)復(fù)雜。多業(yè)務(wù)下的流量劇增不僅對帶寬提出了很高的要求，而且對防火墻多業(yè)務(wù)支持的功能和性能方面也提出了很高的要求。　　因此，典型的千兆高端防火墻的技術(shù)特征是具有4G到10G線速處理和能力；在承受海量業(yè)務(wù)流突發(fā)的情況下保證流媒體，視頻，語音等時(shí)延敏感應(yīng)用的穩(wěn)定運(yùn)行的能力。高端用戶往往采用高性能服務(wù)器對外提供特定的
關(guān)鍵字：防火墻技術(shù) 發(fā)展趨勢 FPGA SoC ASIC