dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

基于FPGA的高速訪問USB設(shè)備設(shè)計(jì)

　　摘要：針對(duì)FPGA訪問USB設(shè)備存在傳輸速率低、資源消耗大、開發(fā)復(fù)雜的缺點(diǎn)，提出了一種將ARM處理器與FPGA相結(jié)合實(shí)現(xiàn)高速訪問USB設(shè)備的方案。該方案利用ARM處理器的USB Host讀取USB設(shè)備數(shù)據(jù)井緩存于高速內(nèi)存，采用乒乓機(jī)制通過SRAM接口將數(shù)據(jù)傳給FPGA。經(jīng)測(cè)試，數(shù)據(jù)傳輸速率可以達(dá)到48 Mbps。該方案具有開發(fā)難度小，資源占用率低和傳輸速率高的特點(diǎn)，適合于FPGA高速讀取大量外部數(shù)據(jù)。　　引言　　目前FPGA通過USB接口獲取USB設(shè)備中數(shù)據(jù)的方案大致分為兩大類，一類為在FPG
關(guān)鍵字： FPGA USB CH376

DSP的電磁兼容性問題探討

　　1 引言　　自從20世紀(jì)80年代初期第一片數(shù)字信號(hào)處理器芯片(DSP)問世以來，DSP就以數(shù)字器件特有的穩(wěn)定性、可重復(fù)性、可大規(guī)模集成、特別是可編程性和易于實(shí)現(xiàn)自適應(yīng)處理等特點(diǎn)，給數(shù)字信號(hào)處理的發(fā)展帶來了巨大機(jī)遇，應(yīng)用領(lǐng)域廣闊。但由于DSP是一個(gè)相當(dāng)復(fù)雜、種類繁多并有許多分系統(tǒng)的數(shù)、?；旌舷到y(tǒng)，所以來自外部的電磁輻射以及內(nèi)部元器件之間、分系統(tǒng)之間和各傳輸通道間的竄擾對(duì)DSP及其數(shù)據(jù)信息所產(chǎn)生的干擾，己嚴(yán)重地威脅著其工作的穩(wěn)定性、可靠性和安全性[1]。據(jù)統(tǒng)計(jì)，干擾引起的DSP事故占其總事故的90%左
關(guān)鍵字： DSP 電磁兼容性因數(shù)

萊迪斯和賽普拉斯聯(lián)手推出新開發(fā)套件簡(jiǎn)化USB 3.0視頻橋接器的設(shè)計(jì)

　　萊迪斯半導(dǎo)體公司和賽普拉斯半導(dǎo)體公司日前宣布，在Intel開發(fā)者大會(huì)(IDF)上推出一款具有完整參考設(shè)計(jì)的低成本開發(fā)套件，用于USB 3.0視頻橋接器的開發(fā)。全新萊迪斯USB 3.0視頻橋接器開發(fā)套件簡(jiǎn)化了USB 3.0音頻和高清視頻的集成，可用于諸多應(yīng)用領(lǐng)域。該套件采用了萊迪斯的ECP3™ FPGA系列和賽普拉斯的EZ-USB® FX3™ USB 3.0外設(shè)控制器。　　USB 3.0的5 Gbps帶寬可順利傳輸高清視頻，而無需會(huì)降低圖像質(zhì)量的壓縮過程。萊迪斯USB
關(guān)鍵字：萊迪斯 USB 3.0 FPGA

Pico示波器在故障診斷中的應(yīng)用

　　當(dāng)今，工程師面臨著越來越嚴(yán)苛和復(fù)雜的測(cè)試任務(wù)。有時(shí)候設(shè)備在實(shí)驗(yàn)中能夠正常工作，但是在實(shí)際現(xiàn)場(chǎng)應(yīng)用時(shí)，就會(huì)出現(xiàn)這樣那樣的問題，從而導(dǎo)致設(shè)備無法正常運(yùn)行。一旦出現(xiàn)問題，一方面會(huì)引起客戶的不滿，一方面可能會(huì)造成生產(chǎn)損失，昂貴的維修費(fèi)用，甚至帶來安全隱患。每當(dāng)這個(gè)時(shí)候，客戶總是希望現(xiàn)場(chǎng)應(yīng)用工程師能夠快速準(zhǔn)確的進(jìn)行故障定位并維修以便于他們恢復(fù)生產(chǎn)，這就給故障診斷工程師帶來了巨大的挑戰(zhàn)。　　現(xiàn)場(chǎng)診斷時(shí)，工程師往往需要隨身攜帶一套小巧輕便、但功能強(qiáng)大的分析工具，捕捉波形異常，例如定時(shí)錯(cuò)誤、串?dāng)_、瞬態(tài)、電源質(zhì)量
關(guān)鍵字：示波器 PicoScope FPGA

Digilent Nexys3 FPGA開發(fā)板評(píng)測(cè)（一）

　　FPGA即現(xiàn)場(chǎng)可編程門陣列，屬于可編程邏輯器件的一種。隨著工藝的進(jìn)步和EDA設(shè)計(jì)工具的不斷發(fā)展，F(xiàn)PGA已經(jīng)成為實(shí)現(xiàn)數(shù)字系統(tǒng)的主流平臺(tái)之一。FPGA的集成度越來越高，功耗和成本卻在降低，所以其應(yīng)用領(lǐng)域也越來越廣。對(duì)于硬件工程師來說，器件的選型和資源評(píng)估變得更重要?！　‘?dāng)我們要選擇FPGA開發(fā)板的時(shí)候，首先要問的問題是我們能得到什么以及我們準(zhǔn)備用它來做什么?對(duì)于初學(xué)者來說FPGA是令人生畏的，不過如果有一個(gè)好的開發(fā)板能達(dá)到事半功倍的效果，會(huì)發(fā)現(xiàn)入門并不困難。接下來我們來看看Digilent公司推出的Ne
關(guān)鍵字： FPGA Nexys3 Xilinx Spartan6

Digilent Nexys3 FPGA開發(fā)板評(píng)測(cè)（二）

　　測(cè)試過程　　到現(xiàn)在已經(jīng)對(duì)Nexys3的硬件配置有了初步的了解。Nexys3的使用非常方便，平臺(tái)的搭建非常簡(jiǎn)單，一根USB-micro下載線能搞定一切，不用額外的穩(wěn)壓電源或者變壓器供電，對(duì)工程師來說真是個(gè)福音，不用在辦公室和實(shí)驗(yàn)室來回奔波了。直接在辦公桌上就可以設(shè)計(jì)，下載程序。而且攜帶也很方便，只要有臺(tái)筆記本到那里都能開始工作?！　?.上電前準(zhǔn)備　　為了監(jiān)測(cè)一些通用的接口，我們還是要準(zhǔn)備一根USB-micro線用于與PC串口通信，一臺(tái)VGA監(jiān)視用的顯示器，一個(gè)USB口的鼠標(biāo)或鍵盤。有了這些基本可以監(jiān)測(cè)N
關(guān)鍵字： adept Nexys3 FPGA

FPGA的圖像處理技術(shù)，你知道多少？

　　最近一段時(shí)間一直在研究基于FPGA的圖像處理，乘著這個(gè)機(jī)會(huì)和大家交流一下，自己也順便總結(jié)一下。主要是為了大家對(duì)用FPGA做圖像處理有個(gè)感性的認(rèn)識(shí)，如果真要研究的話就得更加深入學(xué)習(xí)了。本人水平有限，如有錯(cuò)誤，歡迎大家批評(píng)指正。　　基于軟件的圖像處理方法存在著一些局限性，尤其是計(jì)算速度和算法效率方面。所以大家很自然的就想到了FPGA作為嵌入式圖像應(yīng)用的平臺(tái)。許多圖像處理本身就是并行計(jì)算的，并且FPGA的編程硬件，本質(zhì)上也是并行的。但是利用FPGA硬件進(jìn)行圖像處理存在很多的困難，需要學(xué)到很多的技巧。下面
關(guān)鍵字： FPGA 圖像處理算法

一種基于多核處理器DM8168的視頻處理方法

　　摘要：隨著1080P高清視頻以及4K超高清晰視頻的普及和應(yīng)用，基于傳統(tǒng)單核DSP處理器的視頻信息處理已有些力不從心。為此TI公司推出了一款專門用于高清視頻處理的多核DSP處理器，它擁有4個(gè)不同類型的處理器，使得視頻處理達(dá)到了一個(gè)更高水平。本文分析研究了該處理器的多核DSP結(jié)構(gòu)及應(yīng)用開發(fā)方法，并對(duì)多核間的協(xié)調(diào)工作及負(fù)載情況進(jìn)行了測(cè)試分析。　　引言　　以DSP為核心的處理器憑借自身硬件結(jié)構(gòu)的優(yōu)勢(shì)和算法優(yōu)化使得一般的嵌入式產(chǎn)品在視頻應(yīng)用領(lǐng)域得到了廣泛的應(yīng)用。隨著高清視頻應(yīng)用的增多，傳統(tǒng)單核DSP處理
關(guān)鍵字： TI DSP DM8168

DSP編程技巧之21---在main函數(shù)運(yùn)行之前，你需要知道的

　　在一個(gè)C/C++程序能正常運(yùn)行之前，相關(guān)的C/C++運(yùn)行時(shí)(run-time)環(huán)境首先要正確建立。在CCS軟件編程的情況下，C/C++的實(shí)時(shí)運(yùn)行庫(kù)RTS的源程序庫(kù)rts.src中包含了名為boot.c或者boot.asm的啟動(dòng)程序(在一些TI的例子里，則使用了CodeStartBranch.asm來完成啟動(dòng)工作，它會(huì)自動(dòng)調(diào)用庫(kù)文件中的boot.asm)，用于在系統(tǒng)啟動(dòng)后調(diào)用c_int00函數(shù)，并通過其中的操作來完成運(yùn)行時(shí)環(huán)境的建立。通常情況下，c_int00函數(shù)位于rts2800.lib庫(kù)函數(shù)中的bo
關(guān)鍵字： DSP C/C++ main函數(shù)

DSP編程技巧之20---理解函數(shù)的調(diào)用過程

　　在我們使用C/C++對(duì)DSP進(jìn)行編程的時(shí)候，函數(shù)無疑是功能模塊劃分的重要組成部分，這些函數(shù)之間則通過顯式地調(diào)用或者中斷等方式來共同工作。除了對(duì)特定的RTS庫(kù)中的函數(shù)(例如某些數(shù)學(xué)函數(shù))的調(diào)用按照它們內(nèi)置規(guī)則進(jìn)行分配外，我們自定義的函數(shù)之間的調(diào)用則需要遵循一定的規(guī)則，了解這一過程對(duì)理解程序的執(zhí)行和調(diào)試也是十分有幫助的，下面我們就來解讀一下函數(shù)的調(diào)用過程，并且可以從其中了解到CPU寄存器、FPU寄存器以及棧(stack)在這一過程中的作用。　　一.父函數(shù)調(diào)用子函數(shù) 　　在父函數(shù)調(diào)用子函數(shù)(被調(diào)函數(shù))
關(guān)鍵字： DSP C/C++ 寄存器

一種基于DSP處理器的車載導(dǎo)航系統(tǒng)設(shè)計(jì)方案

　　摘要為解決車輛在行駛中對(duì)交通信息的了解，文中針對(duì)車載導(dǎo)航系統(tǒng)功能需求，設(shè)計(jì)了基于DSP芯片的車載導(dǎo)航系統(tǒng)，提出了一種基于TMS3 20C6713B的DSP處理器車載導(dǎo)航系統(tǒng)設(shè)計(jì)方案，介紹了系統(tǒng)的硬件設(shè)計(jì)和實(shí)現(xiàn)方法。該系統(tǒng)具有結(jié)構(gòu)簡(jiǎn)單、可靠性高、維護(hù)方便，且有較好地繼承性等特點(diǎn)。　　數(shù)字信號(hào)微處理器DSP具有高速運(yùn)行與數(shù)據(jù)處理的功能，以其高性能和低功耗的優(yōu)勢(shì)為實(shí)時(shí)導(dǎo)航系統(tǒng)的數(shù)學(xué)計(jì)算提供了有效的硬件平臺(tái)。在現(xiàn)代武器裝備中，設(shè)計(jì)了基于DSP芯片的車載導(dǎo)航系統(tǒng)，其在民用和軍事領(lǐng)域均發(fā)揮著重要作用，系統(tǒng)具
關(guān)鍵字： DSP RS422 CAN

一種基于FPGA的SOC設(shè)計(jì)方案

　　為減少在印制電路板(PCB)設(shè)計(jì)中的面積開銷，介紹一種Flash結(jié)構(gòu)的現(xiàn) 場(chǎng)可編程門陣列(FPGA)器件，進(jìn)而介紹采用該器件搭建基于先進(jìn)精簡(jiǎn)指令集機(jī)器(ARM)的片上系統(tǒng)(SOC)電路的設(shè)計(jì)方法，該方法按照高級(jí)微控制器總線架構(gòu)(AMBA)，設(shè)計(jì)ARM7處理器微系統(tǒng)及其外設(shè)電路，通過用搭建的系統(tǒng)對(duì)片外存儲(chǔ)器進(jìn)行擦寫，以及通過編寫軟硬件代碼定制符合ARM7外圍低速總線協(xié)議的用戶邏輯外設(shè)，驗(yàn)證了系統(tǒng)的準(zhǔn)確性，該系統(tǒng)可用于驗(yàn)證SOC設(shè)計(jì)系統(tǒng)。　　近年來，SOC技術(shù)得到了快速的發(fā)展，逐漸成為微電子行業(yè)的主
關(guān)鍵字： Actel FPGA SOC

一種基于FPGA的UART接口開發(fā)方案

　　由于FPGA的功能日益強(qiáng)大，開發(fā)周期短、可重復(fù)編程等優(yōu)點(diǎn)也越來越明顯，可以在FPGA芯片上集成UART功能模塊，從而簡(jiǎn)化電路，縮小PCB面積，提高系統(tǒng)可靠性。此外，F(xiàn)PGA的設(shè)計(jì)具有很高的靈活性，可以方便地進(jìn)行升級(jí)和移植。　　設(shè)計(jì)背景　　通用異步收發(fā)器(Universal Asynchronous Receiver/Transmitter，UART)可以和各種標(biāo)準(zhǔn)串行接口，如RS 232和RS 485等進(jìn)行全雙工異步通信，具有傳輸距離遠(yuǎn)、成本低、可靠性高等優(yōu)點(diǎn)。一般UART由專用芯片如8250
關(guān)鍵字： FPGA UART RS-232

一種基于FPGA的振動(dòng)信號(hào)采集處理系統(tǒng)

　　摘要：在振動(dòng)信號(hào)采集和處理系統(tǒng)設(shè)計(jì)中，信號(hào)的處理時(shí)間與可靠性決定著系統(tǒng)應(yīng)用的可行性。本文設(shè)計(jì)了一種基于FPGA的振動(dòng)信號(hào)采集處理系統(tǒng)，該系統(tǒng)通過振動(dòng)信號(hào)采集電路、抗混疊濾波電路、AD采樣電路將電荷信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)送入FPGA，在FPGA處理設(shè)計(jì)中利用數(shù)據(jù)流控制方法并行實(shí)現(xiàn)了信號(hào)的采樣和處理，并在數(shù)據(jù)存儲(chǔ)和訪問過程中采用時(shí)鐘時(shí)標(biāo)方法判斷信號(hào)采樣過程中的數(shù)據(jù)丟失情況，有效提高了振動(dòng)信號(hào)處理的實(shí)時(shí)性及可靠性。本設(shè)計(jì)在真實(shí)環(huán)境中進(jìn)行了驗(yàn)證，系統(tǒng)運(yùn)行穩(wěn)定可靠，滿足各項(xiàng)技術(shù)應(yīng)用要求。　　振動(dòng)現(xiàn)象是機(jī)械設(shè)備運(yùn)
關(guān)鍵字： FPGA 傳感器 DSP

Maxim Integrated成為下一代Xilinx? UltraScale? FPGA電源方案主要供應(yīng)商

　　Maxim Integrated Products, Inc. 宣布成為Xilinx UltraScale FPGA電源方案的主要供應(yīng)商，Maxim為三款Xilinx FPGA參考設(shè)計(jì)提供電源管理方案。X-Fest 2014展會(huì)期間，系統(tǒng)設(shè)計(jì)人員可通過Xilinx Kintex UltraScale FPGA KCU105評(píng)估板對(duì)Maxim方案進(jìn)行評(píng)估。　　此次合作中，Maxim采用了十分靈活的InTune™數(shù)字電源產(chǎn)品，并首次將高密度、高效率的Volterra技術(shù)應(yīng)用到FPGA開發(fā)板
關(guān)鍵字： Maxim Integrated Xilinx FPGA