- Altera公司 (NASDAQ: ALTR)日前宣布，開始提供新的Serial RapidIO? Gen2 MegaCore?功能知識產權(IP)，滿足全球通信基礎設施系統(tǒng)日益增長的帶寬需求。該IP新解決方案成功實現了所有硬件與最新Integrated Device Technology (IDT) RapidIO芯片的互操作性，并支持28 nm Altera Stratix? V FPGA，每通路工作速率高達6.25 Gbaud。
- 關鍵字：
Altera IDT 嵌入式 FPGA
- 基于FPGA的嵌入式智能管理系統(tǒng)的設計與實現,近些年，針對智能管理的研究越來越廣泛，采用的技術也越來越多，如基于單片機開發(fā)的智能監(jiān)控平臺[1]、在Linux內核下的智能儀器開發(fā)[2]、對智能管理的某一個方面進行研究[3]等。隨著嵌入式核心芯片的高速發(fā)展，傳統(tǒng)嵌
- 關鍵字：
設計 實現 管理系統(tǒng) 智能 FPGA 嵌入式 基于
- 幾年前設計專用集成電路(ASIC) 還是少數集成電路設計工程師的事, 隨著硅的集成度不斷提高,百萬門的ASIC 已不難實現, 系統(tǒng)制造公司的設計人員正越來越多地采用ASIC 技術集成系統(tǒng)級功能(System L evel In tegrete - SL
- 關鍵字：
FPGA IP核 設計方法
- 概述·DTMF信號發(fā)生器將按鍵或數字信號轉化成雙音信號?！TMF信號檢測器雙音信號中的信息?！は聢D是一...
- 關鍵字：
DSP DTMF 信號發(fā)生器
- 高清晰度數字電視HDTV技術是當今世界上最先進的圖像壓縮編碼技術和數字通信技術的結合。它代表一個國家的科...
- 關鍵字：
HDTV FPGA 譯碼器
- Altera公司30日宣布，在業(yè)界率先在28 nm FPGA器件上成功測試了復數高性能浮點數字信號處理(DSP)設計。獨立技術分析公司Berkeley設計技術有限公司(BDTI)驗證了能夠在Altera Stratix? V和Arria? V 28 nm FPGA開發(fā)套件上簡單方便的高效實現Altera浮點DSP設計流程，同時驗證了要求較高的浮點DSP應用的性能。
Altera的浮點DSP設計流程經過規(guī)劃，能夠快速適應可參數賦值接口的設計更改，其工作環(huán)境包括來自MathWorks
- 關鍵字：
Altera FPGA DSP
- 基于FPGA的短幀Turbo譯碼器的實現,Turbo碼雖然具有優(yōu)異的譯碼性能，但是由于其譯碼復雜度高，譯碼延時大等問題，嚴重制約了Turbo碼在高速通信系統(tǒng)中的應用。因此，如何設計一個簡單有效的譯碼器是目前Turbo碼實用化研究的重點。本文主要介紹了短幀Tur
- 關鍵字：
實現 Turbo FPGA 基于
- 基于CPLD的DSP人機接口模塊的設計,CPLD(Complex programmable Logic Device，復雜可編程邏輯器件)是在傳統(tǒng)的PAL、GAL基礎上發(fā)展而來的，具有多種工作方式和高集成、高速、高可靠性等明顯的特點。在超高速領域和實時測控方面有非常廣泛的應用，日前的C
- 關鍵字：
模塊 設計 接口 人機 CPLD DSP 基于
- 基于CAN總線的DSP芯片程序的受控加載實現,該技術使對DSP芯片程序的加載可以脫離仿真器而直接受控于列車的主控機#65377;該技術可靠性高#65380;使用靈活方便,具有很強的實用性#65377;磁懸浮列車上有很多基于DSP芯片的模塊和系統(tǒng)#65377;目前, DSP芯片程序的
- 關鍵字：
受控 加載 實現 程序 芯片 CAN 總線 DSP 基于
- 1 引言隨著信息技術革命的深入和計算機技術的飛速發(fā)展，低速、低可靠性的單片機以及小規(guī)模的集成電路已經越來越不能滿足需要，正逐漸被DSP與可編程邏輯器件(如FPGA、CPLD)所取代。一方面，數字信號處理技術逐漸地發(fā)展
- 關鍵字：
FPGA DSP 雷達模擬 系統(tǒng)
- 當今生活的時代，多媒體通信的出現和流行是大勢所趨。隨著數字電視(DTV)、IP視頻傳輸、數字相機、無線視頻、醫(yī)療圖像和視頻監(jiān)控等應用的興起，目前提供音頻和數據服務的許多系統(tǒng)都會隨實時視頻技術的應用而有不同程度
- 關鍵字：
FPGA 器件 多媒體 視頻
- FPGA器件不僅提供可與許多ASIC器件媲美的運行速度和門電路容量，而且促進了EDA工具在該市場中的發(fā)展。要點FPGA 提供單片系統(tǒng)設計需要的功能。多數 FPGA 廠商提供自己的開發(fā)支持軟件。靈活地以多個廠商的器件為目標的
- 關鍵字：
FPGA EDA
- 引言利用圖像傳感器感知前方道路交通環(huán)境與障礙物位置，實現安全車距測量，對處于碰撞危險的汽車及時報警有利于減少交通事故，提高道路交通安全。由于理論計算的安全車距首先要以保障安全為前提，經常與駕駛員在行駛
- 關鍵字：
ARM9 DSP 汽車 碰撞預警
- 飛思卡爾在其QorIQ Qonverge產品線上增加了宏蜂窩片上系統(tǒng)解決方案，推出了業(yè)界首個基于通用架構的片上基站組合。飛思卡爾新的 QorIQ Qonverge B4420 基帶處理器可提供較高的吞吐量，允許最多 250 位用戶同時進行多模操作，且支持LTE、LTE高級和WCDMA(HSPA+)標準。
- 關鍵字：
飛思卡爾 B4420 宏蜂窩 DSP 201210
dsp＋fpga介紹
您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
