色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> dsp+fpga

          CS4235在DSP嵌入式系統(tǒng)的應(yīng)用研究

          • CS4235在DSP嵌入式系統(tǒng)的應(yīng)用研究,引 言   
              目前,由于采用的錄放音芯片結(jié)構(gòu)簡(jiǎn)單、采樣率過低而使得嵌入式系統(tǒng)中的音質(zhì)效果比較差,遠(yuǎn)遠(yuǎn)滿足不了人們對(duì)高檔生活、學(xué)習(xí)用嵌入式系統(tǒng)的要求。如果能將聲卡技術(shù)應(yīng)用到嵌入式系統(tǒng)中,由于聲卡的強(qiáng)大
          • 關(guān)鍵字: 應(yīng)用  研究  系統(tǒng)  嵌入式  DSP  CS4235  

          基于DSP TMS320C6416的數(shù)字下變頻技術(shù)

          • 基于DSP TMS320C6416的數(shù)字下變頻技術(shù),數(shù)字下變頻器有多種芯片可供選擇,如Harris公司Gray-Chip公司的產(chǎn)品。然而這些器件無法滿足雷達(dá)對(duì)抗偵察數(shù)字接收機(jī)高多DSP的數(shù)字下變頻器。本文以某雷達(dá)對(duì)抗偵察數(shù)字接收機(jī)為例,介紹一種基于TI公司的DSP TMS320C641
          • 關(guān)鍵字: 變頻  技術(shù)  數(shù)字  TMS320C6416  DSP  基于  

          基于FPGA短波差分跳頻信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:差分跳頻(DFH)是一種新的短波跳頻技術(shù),它主要?dú)w結(jié)為一種G函數(shù)算法,這種G函數(shù)集跳頻圖案、信息調(diào)制與解調(diào)于一體。它的通信機(jī)理與常規(guī)跳頻完全不同,較好的解決了數(shù)據(jù)速率和跟蹤、干擾等問題,代表了當(dāng)前短波通
          • 關(guān)鍵字: FPGA  短波差分  跳頻信號(hào)  發(fā)生器    

          DSP雙模手機(jī)的小靈通網(wǎng)絡(luò)優(yōu)化分析

          • 本文中,我們主要討論小靈通網(wǎng)絡(luò)(PHS,P網(wǎng))的優(yōu)化和雙模手機(jī)對(duì)小靈通網(wǎng)絡(luò)的影響。無線網(wǎng)絡(luò)優(yōu)化包括終端、基站和核心網(wǎng)的優(yōu)化,GSM(G網(wǎng))和3G(C網(wǎng),包括2G的IS-95)都有較完善的網(wǎng)絡(luò)優(yōu)化方案。
              當(dāng)前,國內(nèi)存在GSM、
          • 關(guān)鍵字: 優(yōu)化  分析  網(wǎng)絡(luò)  小靈通  雙模  手機(jī)  DSP  

          基于DSP+CPLD的異步電動(dòng)機(jī)控制系統(tǒng)開發(fā)平臺(tái)設(shè)計(jì)

          • 隨著電力電子技術(shù)、電機(jī)控制理論和微控制器的不斷發(fā)展,現(xiàn)代交流調(diào)速技術(shù)在國民經(jīng)濟(jì)中得到了廣泛應(yīng)用。目前,高...
          • 關(guān)鍵字: DSP  CPLD  電機(jī)控制  

          賽靈思Spartan-6 FPGA助力最新NI CompactRIO系統(tǒng)

          • 全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )在 2011 年 NIWeek 大會(huì)期間宣布,美國國家儀器公司 (NI) 推出采用賽靈思旗艦型Spartan?-6 FPGA的業(yè)界首款多核、性能最高的 NI CompactRIO 系統(tǒng)和最小型化的 NI Single-Board RIO器件,進(jìn)一步豐富了其可重配置 I/O (RIO) 高級(jí)控制與監(jiān)控產(chǎn)品系列。
          • 關(guān)鍵字: 賽靈思  Spartan-6 FPGA  

          基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn)

          • 基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn),目標(biāo):在xo640上實(shí)現(xiàn)一個(gè)簡(jiǎn)單的Uart,能夠解析串口數(shù)據(jù),并在寄存器中存儲(chǔ),用FIFO實(shí)現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過開發(fā)板上的串口經(jīng)CPLD訪問各種數(shù)據(jù)。比如PC=CPLD=EEPROM等等,極大方便后期的開發(fā)和調(diào)試。
          • 關(guān)鍵字: FPGA/CPLD  實(shí)現(xiàn)  UART  簡(jiǎn)易  Verilog  基于  

          基于FPGA的漢明距離電路的實(shí)現(xiàn)

          • 摘要:FPGA既具有門陣列的高邏輯密度和高可靠性,又具有可編程邏輯器件的用戶可編程性,可以減少系統(tǒng)的設(shè)計(jì)和維護(hù)風(fēng)險(xiǎn),降低產(chǎn)品成本,縮短設(shè)計(jì)周期。文中給出了利用FPGA設(shè)計(jì)漢明距離的計(jì)算電路,同時(shí)給出與通過有效
          • 關(guān)鍵字: FPGA  漢明距離  電路    

          基于FPGA嵌入式系統(tǒng)的雷達(dá)目標(biāo)模擬器的設(shè)計(jì)

          • 基于FPGA嵌入式系統(tǒng)的雷達(dá)目標(biāo)模擬器的設(shè)計(jì),人為地對(duì)雷達(dá)進(jìn)行測(cè)試時(shí),有時(shí)只對(duì)雷達(dá)的某個(gè)和某些參數(shù)感興趣,希望在回波中表征感興趣的參數(shù)強(qiáng)一些,這時(shí)就應(yīng)該在回波中去掉雜波和噪聲的影響,而這在實(shí)際的外場(chǎng)試飛過程中是不可能實(shí)現(xiàn)的,這也是雷達(dá)信號(hào)模擬器對(duì)
          • 關(guān)鍵字: 目標(biāo)  模擬器  設(shè)計(jì)  雷達(dá)  系統(tǒng)  FPGA  嵌入式  基于  

          某光電跟蹤產(chǎn)品雙DSP系統(tǒng)RS422通信設(shè)計(jì)

          • 摘要:以某光電跟蹤產(chǎn)品雙DSP系統(tǒng)為例,詳細(xì)介紹了RS 422通信設(shè)計(jì)。該系統(tǒng)設(shè)計(jì)選用Maxim公司提供的Max490ESA作為接口芯片。給出了其硬件接口原理圖,并分別從DSP和PC機(jī)兩方面詳細(xì)介紹了RS 422通信程序的設(shè)計(jì),具體給
          • 關(guān)鍵字: RS422  通信  設(shè)計(jì)  系統(tǒng)  DSP  跟蹤  產(chǎn)品  光電  

          MCU+DSP雙處理器的嵌入式平臺(tái)構(gòu)建

          • MCU+DSP雙處理器的嵌入式平臺(tái)構(gòu)建,自動(dòng)化控制要求實(shí)時(shí)采集數(shù)據(jù),快速控制,多樣分析,通信靈活,雖然采用單個(gè)處理器構(gòu)成的硬件平臺(tái)不能滿足要求。采用以MCU+DSP雙處理器為核心的硬件平臺(tái)則是較合理的設(shè)計(jì)方案。利用DSP實(shí)現(xiàn)數(shù)據(jù)實(shí)時(shí)采集、分析、計(jì)算;M
          • 關(guān)鍵字: 平臺(tái)  構(gòu)建  嵌入式  處理器  DSP  MCU  

          基于CPCI接口DSP板的雷達(dá)目標(biāo)模擬器

          • 基于CPCI接口DSP板的雷達(dá)目標(biāo)模擬器,提出一種基于CPCI接口DSP板的C波段雷達(dá)目標(biāo)模擬器。探測(cè)回波模擬,采用軟硬件相結(jié)合的方法。由主控計(jì)算機(jī)根據(jù)雷達(dá)工作參數(shù)預(yù)先設(shè)定并計(jì)算目標(biāo)數(shù)據(jù),然后將數(shù)據(jù)加載到硬件電路中。硬件電路實(shí)時(shí)合成雷達(dá)回波信號(hào)并輸出
          • 關(guān)鍵字: 目標(biāo)  模擬器  雷達(dá)  DSP  CPCI  接口  基于  

          基于MCU和FPGA的LED圖文顯示屏控制系統(tǒng)

          •   引言  目前,市場(chǎng)上的中小規(guī)模LED顯示系統(tǒng),一般采用傳統(tǒng)的單片機(jī)作為主控芯片。對(duì)LED大屏幕顯示屏來說,由于數(shù)據(jù)傳輸量大,要求掃描速度快,而單片機(jī)內(nèi)部的資源較少、運(yùn)行速度較慢,難于滿足系統(tǒng)要求。以FPGA
          • 關(guān)鍵字: 顯示屏  控制系統(tǒng)  圖文  LED  MCU  FPGA  基于  

          基于FPGA的PCM3032路系統(tǒng)信號(hào)同步數(shù)字復(fù)接設(shè)計(jì)

          • 摘要:在現(xiàn)代數(shù)字通信系統(tǒng)中,為了擴(kuò)大信道的傳輸容量提高信號(hào)傳輸效率,常采用數(shù)字復(fù)接的技術(shù)。在分析了PCM30/32...
          • 關(guān)鍵字: FPGA  PCM30  信號(hào)同步  

          基于FPGA雷達(dá)多目標(biāo)模擬器DRFM設(shè)計(jì)與實(shí)現(xiàn)

          • 研究了雷達(dá)多目標(biāo)模擬系統(tǒng)中數(shù)字射頻存儲(chǔ)(DRFM)單元的設(shè)計(jì)與實(shí)現(xiàn),根據(jù)模擬系統(tǒng)的設(shè)計(jì)要求, 提出一種基于高性能 FPGA數(shù)字射頻存儲(chǔ)單元設(shè)計(jì)方法;著重闡述了數(shù)字射頻存儲(chǔ)單元的設(shè)計(jì)思路, 給出了系統(tǒng)的設(shè)計(jì)方案, 并對(duì)系統(tǒng)中雷達(dá)模擬目標(biāo)的各功能模塊進(jìn)行了分析,實(shí)驗(yàn)結(jié)果表明,所設(shè)計(jì)的DRFM滿足設(shè)計(jì)系統(tǒng)要求。
          • 關(guān)鍵字: FPGA  DRFM  雷達(dá)  多目標(biāo)    
          共9875條 366/659 |‹ « 364 365 366 367 368 369 370 371 372 373 » ›|

          dsp+fpga介紹

          您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473