dsp+fpga 文章 進入dsp+fpga技術(shù)社區(qū)
基于TMS320C50的通用語音信號處理系統(tǒng)
- 語言是人類相互溝通信息的重要工個。隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展,特別是語音通信和各種語音產(chǎn)品的廣泛普及,語音信號的數(shù)字化處理在越來越多的領(lǐng)域中發(fā)揮著巨大的作用。目前,各種以語言信號數(shù)字處理為特點的商品已經(jīng)進入市場,商品化的語音信號處理機也已問世,如KAY公司的CSL TM(Computerized Speech Lab)。 一個完備的語音信號處理系統(tǒng)不但要具備語音信號的采集和回放功能,而且更重要的是要能完成復(fù)雜的語音信號分析和處理算法。通常這些算法運算量大,且又要滿足實時或準實時的快速高效處理要求,因
- 關(guān)鍵字: DSP 語音 信號處理
多核設(shè)計需掌握關(guān)鍵技術(shù)
- 過去一段時間以來,收益遞減法則(Law of Diminishing Return)在傳統(tǒng)處理器架構(gòu)的進展方面已經(jīng)明顯體現(xiàn)出來。每一代新工藝幾何尺寸和新興微架構(gòu)的進步,在相應(yīng)性能上所能帶來的增益正在逐漸減少──顯然,借助更快速度以實現(xiàn)摩爾定律的方法不再靈驗!功耗和微架構(gòu)改良的限制,使單一處理器的發(fā)展前景受挫,業(yè)界的關(guān)注焦點已轉(zhuǎn)向多處理器或多核芯片架構(gòu)的開發(fā)潛力。 由于多核主要是用于克服單處理器系統(tǒng)局限性的,所以很多人認為,采用多核純粹是出于性能方面的考慮。但以picoChip的經(jīng)驗來看,多核技術(shù)
- 關(guān)鍵字: 多核 收益遞減法則 DSP 處理器
基于TMS320C64x DSP/BIOSⅡ的嵌入式語音采集與盲分離系統(tǒng)設(shè)計
- 盲信號分離是信號處理領(lǐng)域的熱點問題,涌現(xiàn)了許多成熟的算法,但它的硬件實現(xiàn)相對比較滯后。文章利用美國TI公司新一代的TMS320C64x數(shù)字信號處理芯片的多通道緩沖串口和增強型直接存儲器訪問(EnhancedDirectMemoryAccess,EDMA)的特點,并結(jié)合DSP/BIOSⅡ?qū)崟r操作系統(tǒng),設(shè)計出了嵌入式混合語音采集與盲分離系統(tǒng)。該系統(tǒng)結(jié)構(gòu)簡單、易于集成、實時性好。
- 關(guān)鍵字: 分離 系統(tǒng) 設(shè)計 采集 語音 TMS320C64x DSP/BIOS 嵌入式
一種實時信號處理系統(tǒng)的研究和實現(xiàn)
- 引言 近年來,實時信號處理的要求越來越高,所用系統(tǒng)要求具有處理大量數(shù)據(jù)的能力,這就要求系統(tǒng)硬件要達到很高的運算速度,并且軟件處理程序也要盡可能優(yōu)化,以保證系統(tǒng)的實時性。本文基于FPGA和ADSP-TS101S所實現(xiàn)的一種高速數(shù)據(jù)并行處理系統(tǒng),可以進行實時連續(xù)波和脈沖波的處理,并將連續(xù)波的頻譜和脈沖波脈沖幅度信息、脈前時刻、脈寬及載頻打包輸出。整個系統(tǒng)的輸出延時被控制在1ms之內(nèi)。 系統(tǒng)任務(wù)及系統(tǒng)結(jié)構(gòu) 系統(tǒng)任務(wù) 系統(tǒng)頻譜分析電路組成結(jié)構(gòu)如圖1所示。前端輸入為高頻寬帶模擬信號經(jīng)過數(shù)
- 關(guān)鍵字: FPGA DSP 信號處理 DMAR DMA
基于SoPC技術(shù)的傳感器非線性軟件校正的實現(xiàn)
- 0 引 言 現(xiàn)代測量系統(tǒng)中,傳感器的工作性能直接影響整個系統(tǒng)。由于受外界因素的影響,傳感器大多具有非線性特性,致使測量儀表或系統(tǒng)的輸入與輸出之間不能保證很好的線性關(guān)系。除了采取硬件補償電路外,對于軟件補償算法的研究受到更多的重視。由于受數(shù)據(jù)總線寬度和工作頻率的影響,軟件算法補償?shù)难芯扛嗍窃谟嬎銠C上仿真實現(xiàn)的,而現(xiàn)場的測量系統(tǒng)往往建立在單片微處理器的基礎(chǔ)上。微電子技術(shù)的迅速發(fā)展,使得集成電路設(shè)計和工藝技術(shù)水平得到很大的提高,片上系統(tǒng)(system on a programma-ble chip,
- 關(guān)鍵字: SoPC 傳感器 測量 FPGA 非線性軟件校正
WIMAX系統(tǒng)中PCI接口的設(shè)計與實現(xiàn)
- WIMAX是基于IEEE 802.16標準的寬帶無線接入城域網(wǎng)技術(shù),根據(jù)IEEE 802. 16標準,用Verilog HDL設(shè)計了PCI接口電路。 并在FPGA上實現(xiàn)了PCI接口的功能,重點描述了狀態(tài)機控制模塊的設(shè)計和仿真結(jié)果,使用EDA技術(shù)提高了開發(fā)速度,滿足了系統(tǒng)的要求。 1. 引言 隨著計算機控制技術(shù)在各個領(lǐng)域的深入應(yīng)用,為計算機與被控設(shè)備之間提供方便、實用通信方法的PCI(Peripheral Component Interconnection)總線
- 關(guān)鍵字: WiMAX PCI FPGA SOC
SiliconBlue針對超低功耗手持裝置提供創(chuàng)新的FPGA技術(shù)
- SiliconBlue?今日發(fā)表創(chuàng)新的超低功耗單芯片F(xiàn)PGA器件,此產(chǎn)品為電池供電的消費性電子應(yīng)用建立了業(yè)界新標準,無論是在價格、功耗、體積以及與ASIC同級的邏輯能力,都締造了前所未有的成果。此全新的單芯片 iCE? FPGA系列采用臺積電的65納米LP(Low Power, 低功率)標準CMOS工藝,整合了該公司的NVCM(Non-Volatile Configuration Memory, 非易失性配置存儲器) 專利技術(shù),能減少額外使用閃存PROM(可編程只讀存儲器)的成
- 關(guān)鍵字: FPGA SiliconBlue 低功耗 CMOS PLD
Altera Nios II嵌入式評估套件榮獲技術(shù)選擇獎
- 2008年6月2日北京,Altera公司宣布,Cyclone III版Nios II嵌入式評估套件獲得兩項2008年度技術(shù)選擇獎——eg3.com的FPGA和工具類編輯選擇獎和讀者選擇獎。 技術(shù)選擇獎授予創(chuàng)新技術(shù)以及通過實踐努力幫助工程師應(yīng)用這些新技術(shù)的公司。技術(shù)選擇獎涉及到關(guān)鍵技術(shù)領(lǐng)域,包括虛擬化技術(shù)、嵌入式處理器、嵌入式工具、FPGA和工具、無線和MicroTCA等。 Nios II嵌入式評估套件是功能豐富的低成本平臺,以快速簡單的“動手實踐&rdq
- 關(guān)鍵字: Altera Nios II 嵌入式 FPGA
AD9857在DVB-T調(diào)制器系統(tǒng)中的應(yīng)用
- 歐洲提出的數(shù)字視頻地面廣播(DVB-T)采用編碼正交頻分復(fù)用COFDM(Coded Orthogonal Frequency Division Multiplexing) ,即:DVB-T COFDM。COFDM系統(tǒng)可以有效提高頻譜利用率,在時間擴散環(huán)境中盡可能抑制因多徑傳輸而產(chǎn)生的符號間干擾和碼間干擾。選擇DVB-T標準的國家除英國、法國、西班牙、瑞典等歐洲國家外,還有澳大利亞、新西蘭、新加坡、印度等國家和地區(qū)。 本文基于DVB-T標準設(shè)計并實現(xiàn)了一個COFDM調(diào)制器。設(shè)計中,使用了Alter
- 關(guān)鍵字: 數(shù)字視頻 FPGA DVB-T調(diào)制器
基于FPGA的數(shù)字式光端機的研究與設(shè)計
- 引言 目前在高速公路、交通、電子警察、監(jiān)控、安防、工業(yè)自動化、電力、海關(guān)、水利、銀行等領(lǐng)域視頻圖像、音頻、數(shù)據(jù)、以太網(wǎng)、電話等光端機開始普遍大量應(yīng)用。 由于數(shù)字光端機具有傳輸信號質(zhì)量高,沒有模擬調(diào)頻、調(diào)相、調(diào)幅光端機多路信號同傳時交調(diào)干擾嚴重、容易受環(huán)境干擾影響、傳輸質(zhì)量低劣、長期工作穩(wěn)定性差的缺點,因此許多大型重點工程已普遍采用數(shù)字光端機。 系統(tǒng)框架與工作原理 整個系統(tǒng)由核心控制模塊FPGA、音頻采樣編解碼模塊、視頻分離模塊、視頻放大模塊、視頻A/D和D/A轉(zhuǎn)換模塊、并串/串
- 關(guān)鍵字: 光端機 FPGA
AD9857在DVB-T調(diào)制器系統(tǒng)中的應(yīng)用
- 歐洲提出的數(shù)字視頻地面廣播(DVB-T)采用編碼正交頻分復(fù)用COFDM(Coded Orthogonal Frequency Division Multiplexing) ,即:DVB-T COFDM。COFDM系統(tǒng)可以有效提高頻譜利用率,在時間擴散環(huán)境中盡可能抑制因多徑傳輸而產(chǎn)生的符號間干擾和碼間干擾。選擇DVB-T標準的國家除英國、法國、西班牙、瑞典等歐洲國家外,還有澳大利亞、新西蘭、新加坡、印度等國家和地區(qū)。 本文基于DVB-T標準設(shè)計并實現(xiàn)了一個COFDM調(diào)制器。設(shè)計中,使用了Alter
- 關(guān)鍵字: FPGA DVB-T COFDM 變頻器
基于ARM和DSP的嵌入式智能儀器系統(tǒng)設(shè)計
- 1 引言 隨著智能儀器及控制系統(tǒng)對實時性信號處理的要求不斷提高和大規(guī)模集成電路技術(shù)的迅速發(fā)展。越來越迫切的要求有一種高性能的設(shè)計方案與之相適應(yīng),將DSP技術(shù)和ARM技術(shù)結(jié)合起來應(yīng)用于嵌入式系統(tǒng)中,將會充分發(fā)揮兩者優(yōu)勢以達到智能控制系統(tǒng)中對數(shù)據(jù)的實時性、高效性的通信要求。該嵌入式系統(tǒng)要求實時響應(yīng),具有嚴格的時序性。其工作環(huán)境可能非常惡劣,如高溫、低溫、潮濕等,所以系統(tǒng)還要求非常高的穩(wěn)定性。 2 嵌入式系統(tǒng)的總體設(shè)計 2.1 核心器件的主要功能 ARM和DSP分別選用Cirrus
- 關(guān)鍵字: 嵌入式 智能儀器 DSP ARM
FSL總線IP核及其在MicoBlaze系統(tǒng)中的應(yīng)用
- 引 言 隨著半導(dǎo)體制造工藝的發(fā)展,以FPGA(現(xiàn)場可編程門陣列)為代表的新一代可編程邏輯器件(PLD)的邏輯資源密度不斷增加,使得可編程技術(shù)很自然地就與系統(tǒng)芯片集成技術(shù)(SoC)的結(jié)合日益緊密,并逐步成為可配置平臺技術(shù)(configurable platform)的主流。 目前,各主要PLD廠商基于FPGA的可配置平臺雖然大都采用“微處理器十可編程邏輯”的架構(gòu),但在開發(fā)基于FPGA的嵌入式系統(tǒng)時,卻采用了各自不同的方式來整合處理器系統(tǒng)與片上的其他邏輯資源(大多數(shù)以用
- 關(guān)鍵字: IP核 FSL MicoBlaze FPGA RISC OPB LMB
Altera Nios II嵌入式評估套件榮獲技術(shù)選擇獎
- Altera公司(NASDAQ: ALTR)今天宣布,Cyclone III版Nios® II嵌入式評估套件獲得兩項2008年度技術(shù)選擇獎——eg3.com的FPGA和工具類編輯選擇獎和讀者選擇獎。 技術(shù)選擇獎授予創(chuàng)新技術(shù)以及通過實踐努力幫助工程師應(yīng)用這些新技術(shù)的公司。技術(shù)選擇獎涉及到關(guān)鍵技術(shù)領(lǐng)域,包括虛擬化技術(shù)、嵌入式處理器、嵌入式工具、FPGA和工具、無線和MicroTCA等。 Nios II嵌入式評估套件是功能豐富的低成
- 關(guān)鍵字: Altera Nios FPGA
dsp+fpga介紹
您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473