dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

Xilinx推出符合汽車(chē)應(yīng)用標(biāo)準(zhǔn)的低成本XA Spartan-3A和Spartan-3A DSP FPGA

　　在剛剛結(jié)束的國(guó)際消費(fèi)電子展(CES)上，賽靈思推出Xilinx Automotive (XA) Spartan-3A 和 Spartan-3A DSP FPGA，進(jìn)一步擴(kuò)展了其符合汽車(chē)應(yīng)用標(biāo)準(zhǔn)的低成本器件產(chǎn)品線。這些新推出的器件為信息娛樂(lè)、混合顯示系統(tǒng)以及汽車(chē)輔助駕駛系統(tǒng)的開(kāi)發(fā)帶來(lái)了大I/O邏輯比和大帶寬數(shù)字信號(hào)處理(DSP)領(lǐng)域優(yōu)化解決方案，以及相應(yīng)的低功耗和高級(jí)設(shè)計(jì)安全性等優(yōu)點(diǎn)。　　XA Spartan-3A FPGA提供了最高的I/O邏輯單元比，以及廣泛的連接功能支持，對(duì)于I/O密集的顯示和
關(guān)鍵字：賽靈思 DSP FPGA MCU和嵌入式微處理器汽車(chē)電子控制裝置

ARM7與FPGA相結(jié)合的應(yīng)用

關(guān)鍵字： FPGA 控制端 ARM 故障檢測(cè) 外部中斷串口通信異步模式芯片全雙工通信外圍接口

FPGA器件選型研究

1 引言現(xiàn)場(chǎng)可編程門(mén)陣列FPGA有集成度高、體積小、靈活可重配置、實(shí)驗(yàn)風(fēng)險(xiǎn)小等優(yōu)點(diǎn)，在復(fù)雜數(shù)字系統(tǒng)中得到了越來(lái)越廣泛的應(yīng)用。隨著FPGA技術(shù)的成熟和不斷飛速發(fā)展，數(shù)字電路的設(shè)計(jì)只需一片F(xiàn)PGA器件、一些存儲(chǔ)設(shè)備和一些
關(guān)鍵字： FPGA 選型模擬技術(shù) 電源技術(shù) 模擬IC 電源

CPLD開(kāi)發(fā)板和FPGA開(kāi)發(fā)板的區(qū)別

?????市面上尤其是學(xué)校里面可以看到Xilinx公司或者Altera公司各種不同的開(kāi)發(fā)板，其實(shí)只有兩個(gè)大類(lèi)，CPLD開(kāi)發(fā)板和FPGA開(kāi)發(fā)板。盡管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點(diǎn),但由于ＣＰＬＤ和ＦＰＧＡ結(jié)構(gòu)上的差異,具有各自的特點(diǎn):? ?????①?ＣＰＬＤ更適合完成各種組合邏輯,ＦＰ?ＧＡ更適合于完成時(shí)序邏輯。換句話說(shuō),ＦＰＧＡ更適合于觸發(fā)器豐富的結(jié)
關(guān)鍵字： CPLD FPGA 開(kāi)發(fā)板嵌入式系統(tǒng) 單片機(jī) 嵌入式

MATLAB輔助DSP設(shè)計(jì)的研究與實(shí)現(xiàn)

提出結(jié)合MATLAB來(lái)開(kāi)發(fā)DSP系統(tǒng)的思想，闡述了實(shí)現(xiàn)該思想的兩種工具，并詳細(xì)介紹了使用MATLAB Link for Code Composer Studio輔助DSP設(shè)計(jì)的相關(guān)內(nèi)容，包括其功能特點(diǎn)、實(shí)現(xiàn)方式、工作原理等。
關(guān)鍵字：研究實(shí)現(xiàn) 設(shè)計(jì) DSP 輔助 MATLAB

實(shí)現(xiàn)電源排序的簡(jiǎn)單電路

　　asic、fpga和dsp可能需要多個(gè)電源電壓，而這些電源電壓的啟動(dòng)順序有種種限制。通常電壓值最高的i/o電壓常常必須首先啟動(dòng)，然后其他電壓按照從高到低的順序逐一啟動(dòng)，最后啟動(dòng)的是芯核電壓。這種情況可能還要求一個(gè)電源線的電壓不能比另一電源線的電壓大一個(gè)二極管壓降以上;否則過(guò)大的電流可從i/o電壓通過(guò)ic回流到較低的電壓，有可能損壞昂貴的ic。你控制這一順序的常用方法是，在排序的相鄰電壓線之間連接外部二極管，以便把一個(gè)較高的電壓嵌位到一個(gè)較低電壓的一個(gè)二極管壓降以內(nèi)，從而防止ic中可能出現(xiàn)的閂鎖現(xiàn)象。二
關(guān)鍵字： asic fpga dsp 電源

ESL綜合解決方案提高DSP的設(shè)計(jì)效率，推動(dòng)ASICS與FPGA器件發(fā)展(圖)

關(guān)鍵字： ASICS 推動(dòng) FPGA 器件發(fā)展效率設(shè)計(jì) 綜合解決方案

基于FPGA的數(shù)字式光端機(jī)的研究與設(shè)計(jì)(圖)

關(guān)鍵字：研究設(shè)計(jì) 光端機(jī) 數(shù)字式 FPGA 基于

基于FPGA的SOC系統(tǒng)中的串口設(shè)計(jì)

　　1　概述　　在基于FPGA的SOC設(shè)計(jì)中,常使用串口作為通信接口,但直接用FPGA進(jìn)行串口通信數(shù)據(jù)的處理是比較繁雜的,特別是直接使用FPGA進(jìn)行串口通信的協(xié)議的解釋和數(shù)據(jù)打包等處理,將會(huì)消耗大量的FPGA硬件資源。　　為簡(jiǎn)化設(shè)計(jì),降低硬件資源開(kāi)銷(xiāo),可以在FPGA中利用IP核實(shí)現(xiàn)的嵌入式微處理器來(lái)對(duì)串口數(shù)據(jù)進(jìn)行處理。　　本文中的設(shè)計(jì)采用了XILINX的FPGA,可選用的嵌入式微處理器IP核種類(lèi)繁多,但基于對(duì)硬件資源開(kāi)銷(xiāo)最少的考慮,最終選用了Picoblaze。　　嵌入式微處理器PicoB
關(guān)鍵字： FPGA SOC 串口 MCU和嵌入式微處理器

SEP3203處理器與FPGA數(shù)據(jù)通信接口設(shè)計(jì)

采樣數(shù)據(jù)經(jīng)過(guò)FPGA的算法處理后，SEP3203處理器通過(guò)DMA方式將運(yùn)算結(jié)果存儲(chǔ)到片外SDRAM，SEP3203與FPGA的數(shù)據(jù)通信遵循SRAM時(shí)序。通過(guò)兩組FIFO存儲(chǔ)A／D數(shù)據(jù)，系統(tǒng)實(shí)現(xiàn)了信號(hào)的不間斷采集和信號(hào)處理的流水線操作。
關(guān)鍵字： 3203 FPGA SEP 處理器

2007年中國(guó)MCU市場(chǎng)回顧與展望

　　作為全球最重要的生產(chǎn)基地之一，2007年中國(guó)電子產(chǎn)品制造不僅在“量”上增長(zhǎng)較快，在“質(zhì)”的結(jié)構(gòu)上也不斷升級(jí)，因此帶動(dòng)市場(chǎng)對(duì)MCU需求不斷提升。從MCU市場(chǎng)來(lái)看，2007年中國(guó)MCU市場(chǎng)繼續(xù)保持了較高的增長(zhǎng)速度，同比增長(zhǎng)接近20%，市場(chǎng)規(guī)模超過(guò)25億美元，而且未來(lái)幾年這一市場(chǎng)規(guī)模仍將持續(xù)保持快速增長(zhǎng)的態(tài)勢(shì)。　　不同位數(shù)產(chǎn)品市場(chǎng)表現(xiàn)差異明顯。從細(xì)分產(chǎn)品來(lái)看，2007年不同位數(shù)MCU在中國(guó)市場(chǎng)表現(xiàn)差異明顯，即：16位和32位產(chǎn)品市場(chǎng)增長(zhǎng)快速，8位與2006年相比則增長(zhǎng)速度進(jìn)一步趨于平穩(wěn)，而4位產(chǎn)品則在M
關(guān)鍵字： MCU IC DSP MCU和嵌入式微處理器

前沿技術(shù)提高圖像處理實(shí)例分析

　　intevac是商用和軍用市場(chǎng)光學(xué)產(chǎn)品的前沿開(kāi)發(fā)商。本文介紹該公司nightvista嵌入式電子系統(tǒng)的開(kāi)發(fā)，該產(chǎn)品是高性能超低亮度緊湊型攝像機(jī)。該攝像機(jī)最初采用了流行的數(shù)字信號(hào)處理器、幾個(gè)assp和外部存儲(chǔ)器件。系統(tǒng)對(duì)性能的需求越來(lái)越高，工程師團(tuán)隊(duì)決定試驗(yàn)一種替代方案——在可編程邏輯中實(shí)現(xiàn)可配置軟核處理器。這一決定帶來(lái)了以下好處：　　達(dá)到了目標(biāo)所要求的性能：　　1.在單個(gè)FPGA中集成了分立的元件和數(shù)字信號(hào)處理(dsp)功能　　2.功耗降低了近80% 　　3.將五塊元件板縮減到一塊，顯著
關(guān)鍵字： intevac FPGA 圖像處理音視頻技術(shù)

一種基于FPGA的新型誤碼測(cè)試儀的設(shè)計(jì)與實(shí)現(xiàn)

　　引言　　誤碼儀是評(píng)估信道性能的基本測(cè)量?jī)x器。本文介紹的誤碼儀結(jié)合FPGA 的特點(diǎn),采用全新的積分式鑒相結(jié)構(gòu)，提出了一種新的誤碼測(cè)試方法，經(jīng)多次測(cè)試驗(yàn)證，方案可行，設(shè)計(jì)的系統(tǒng)穩(wěn)定。本文設(shè)計(jì)的誤碼儀由兩部分組成：發(fā)信機(jī)和接收機(jī)。　　1 發(fā)信機(jī) 　　發(fā)信機(jī)的主要功能是產(chǎn)生具有隨機(jī)特性的偽隨機(jī)m 序列，通過(guò)FPGA 由VHDL 編程實(shí)現(xiàn)。偽隨機(jī)序列產(chǎn)生原理如下：　　　　圖1 偽隨機(jī)序列產(chǎn)生原理圖　　其中，ak-i是各移位寄存器的狀態(tài)，Ci對(duì)應(yīng)各寄存器的反饋系數(shù)，為1表示參與反饋
關(guān)鍵字： FPGA 測(cè)試儀 VHDL MCU和嵌入式微處理器

ARM、DSP、FPGA的技術(shù)特點(diǎn)和區(qū)別是什么

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP ASIC 單片機(jī) FPGA 測(cè)試 ARM 計(jì)算機(jī) Cell

在FPGA中置入可配置的32位處理器增加設(shè)計(jì)靈活度

　　嵌入式系統(tǒng)與桌面PC結(jié)構(gòu)非常不同，但其底層技術(shù)發(fā)展卻是一樣的，而且遵循著類(lèi)似發(fā)展趨勢(shì)。當(dāng)桌面PC轉(zhuǎn)向64位架構(gòu)來(lái)滿足不斷增長(zhǎng)的存儲(chǔ)器要求時(shí)，嵌入式系統(tǒng)也由于同樣的原因快速轉(zhuǎn)向32位處理器。桌面/服務(wù)器計(jì)算市場(chǎng)主要是圍繞x86架構(gòu)，大多數(shù)創(chuàng)新和差異都在系統(tǒng)級(jí)，如雙核、四核或多核中央處理架構(gòu)、集成圖像處理器單元和存儲(chǔ)器控制器等等。同樣，嵌入式系統(tǒng)則主要圍繞簡(jiǎn)單的32位RISC處理器，多核架構(gòu)、集成外設(shè)以及可配置處理等系統(tǒng)級(jí)發(fā)展，使得設(shè)計(jì)人員能夠快速適應(yīng)不斷變化的應(yīng)用要求。　　根據(jù)iSuppli的研究報(bào)
關(guān)鍵字：嵌入式 FPGA 處理器 MCU和嵌入式微處理器