色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> flash fpga

          愉快在過程中

          • 今年的系統(tǒng)比較大,有FPGA跟CPU做在一起,當(dāng)時2月份在美國開會,我聽到陳教授告訴我FPGA跟CPU的通信非常困難。然后我又跟麻省州立大學(xué)羅艷教授講,你做的怎么樣,他說徐老師我只做出了一半。然后我跟Pranav Mehta說,這一次比較難,那兩個學(xué)校都不怎么樣,他跟我說,你們不是精英賽嗎,精英賽就要難一點(diǎn)。
          • 關(guān)鍵字: 英特爾  FPGA  

          基于AD7762和FPGA的數(shù)據(jù)采集系統(tǒng)設(shè)計

          • 摘要 為了滿足音頻數(shù)據(jù)采集過程中對頻率和分辨率等技術(shù)指標(biāo)的要求,設(shè)計了一種高速數(shù)據(jù)采集裝置。文中設(shè)計采用Altera公司的Cvclone系列FPGA芯片EP1C4F400在QuartusⅡ環(huán)境下使用Verilog語言控制ADI公司的AD7762A/D轉(zhuǎn)
          • 關(guān)鍵字: 7762  FPGA  AD  數(shù)據(jù)采集    

          基于FPGA的數(shù)字溫度測量儀設(shè)計與實(shí)現(xiàn)

          • 摘要:溫度測量儀是一種常用的檢測儀器,文章中利用FPGA器件和DS18B20傳感器設(shè)計實(shí)現(xiàn)了一種數(shù)字溫度測量儀,用于室溫的檢測。該測量儀具有結(jié)構(gòu)簡單、抗干擾能力強(qiáng)、精確性高、轉(zhuǎn)換速度快、擴(kuò)展性好等優(yōu)點(diǎn)。
            關(guān)鍵詞:
          • 關(guān)鍵字: FPGA  數(shù)字溫度  測量儀    

          一種基于FPGA的多電平變流器脈沖生成方法

          • 摘要:提出一種基于現(xiàn)場可編程門陣列(FPGA)及不對稱規(guī)則采樣的級聯(lián)H橋型變流器觸發(fā)脈沖的快速生成方法。詳細(xì)分析了基于不對稱規(guī)則采樣的載波相移SPWM(CPS-SPWM)觸發(fā)脈沖的快速生成原理。重點(diǎn)介紹了基于FPGA的CPS-SPW
          • 關(guān)鍵字: FPGA  電平  變流器  脈沖    

          基于多端口串行Flash的條形LED顯示屏控制的工作原理介紹

          • 為了不增加硬件成本而提高顯示數(shù)據(jù)的輸出速度,在分析現(xiàn)有條形LED 顯示屏單元板電路的基礎(chǔ)上,提出了一種基于多端口串行Flash 存儲器的LED 顯示控制系統(tǒng),該系統(tǒng)由STC12C5616 高速1T 單片機(jī)和帶SPI接口的SST26VF016B
          • 關(guān)鍵字: 工作  原理  介紹  控制  顯示屏  串行  Flash  LED  基于  

          基于DSP器件的現(xiàn)場可編程技術(shù)

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: DSP  現(xiàn)場可編程  FPGA  

          基于FPGA技術(shù)的RS 232接口時序電路設(shè)計

          • 摘要:RS 232接口是現(xiàn)在最常用的一種通信接口。隨著FPGA技術(shù)的高速發(fā)展,一些常見的接口電路的時序電路可以通過FPGA實(shí)現(xiàn),通過這種設(shè)計可減少電路系統(tǒng)元件的數(shù)量,提高系統(tǒng)集成度和可靠性。詳細(xì)闡述了如何通過FPGA實(shí)
          • 關(guān)鍵字: FPGA  232  接口時序  電路設(shè)計    

          基于FPGA的LCD測試用信號發(fā)生器設(shè)計

          • 摘要:在檢測液晶屏特性和質(zhì)量時,需要控制液晶屏顯示一些標(biāo)準(zhǔn)信號。已有的一些信號產(chǎn)生設(shè)備產(chǎn)生的是AV信號、VGA信號或YPhPr信號等模擬制式的信號。模擬制式的信號需要經(jīng)過圖形處理器(GPU)轉(zhuǎn)換成數(shù)字LVDS信號,然后輸
          • 關(guān)鍵字: FPGA  LCD  測試  信號發(fā)生器    

          基于FPGA的數(shù)字穩(wěn)定校正單元的實(shí)現(xiàn)

          • 摘要:為了實(shí)現(xiàn)對非相干雷達(dá)的接收相參處理,基于數(shù)字穩(wěn)定校正(DSU)的原理,采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語言,設(shè)計了一種基于FPGA的DSU硬件實(shí)現(xiàn)方法。實(shí)驗(yàn)結(jié)果表明基于FPGA的DSU方法可以提高程序的
          • 關(guān)鍵字: FPGA  數(shù)字穩(wěn)定校正    

          基于ARM+FPGA的高速同步數(shù)據(jù)采集方案

          • 標(biāo)簽:ARM+FPGA 數(shù)據(jù)采集大多數(shù)的勘探、觀測工作都是在嚴(yán)苛的環(huán)境中進(jìn)行的,對數(shù)據(jù)的準(zhǔn)確性、實(shí)時性都有著較高的要求,并且大多情況下要求多參數(shù)同步測量。北京恒頤針對勘探、測控等行業(yè)的特點(diǎn),推出了基于ARM+FPGA
          • 關(guān)鍵字: 數(shù)據(jù)采集  方案  同步  高速  ARM  FPGA  基于  

          嵌入式與邊界設(shè)備提供了測試機(jī)會

          • 有兩類應(yīng)用提出了設(shè)計與測試挑戰(zhàn),雖然它們并不要求最高的帶寬、數(shù)據(jù)速率和存儲器深度。據(jù)Agilent技術(shù)公...
          • 關(guān)鍵字: 嵌入式系統(tǒng)  測試與測量  FPGA  

          Altera發(fā)售業(yè)界最快、具有背板功能收發(fā)器的Stratix V FPGA

          •         2012年8月1號,北京——Altera公司(Nasdaq: ALTR)今天宣布,開始批量發(fā)售FPGA業(yè)界性能最好、具有背板功能的收發(fā)器。Altera的Stratix® V FPGA是業(yè)界唯一能夠提供14.1 Gbps收發(fā)器帶寬的FPGA,也是唯一支持最新一代光纖通道協(xié)議(16GFC)的FPGA。背板、交換機(jī)、數(shù)據(jù)中心、云計算應(yīng)用、測試測量系統(tǒng)以及存儲區(qū)域網(wǎng)的開發(fā)人員采用Altera最新一
          • 關(guān)鍵字: Altera  FPGA  

          利用FPGA搭建高等級視頻監(jiān)控系統(tǒng)

          • 標(biāo)簽:HD PCB全視頻幀速率下的高分辨率(HD)安全監(jiān)控處理系統(tǒng)對處理器件的要求越來越高,單芯片DSP處理已經(jīng)無法適應(yīng),多芯片、多核或者CPU+DSP的方式雖然在某些情況下能夠滿足需求,但其在PCB成本、系統(tǒng)資源占用以及
          • 關(guān)鍵字: 視頻  監(jiān)控系統(tǒng)  高等級  搭建  FPGA  利用  

          基于FPGA的34位串行編碼信號設(shè)計與實(shí)現(xiàn)

          • 摘要:為實(shí)現(xiàn)某專用接口裝置的接口功能檢測,文中詳細(xì)地介紹了一種34位串行碼的編碼方式,并基于FPGA芯片設(shè)計了該類型編碼的接收、發(fā)送電路。重點(diǎn)分析了電路各模塊的設(shè)計思路。電路采用SOPC模塊作為中心控制器,設(shè)計
          • 關(guān)鍵字: FPGA  串行  編碼  信號設(shè)計    

          基于FPGA的DDC設(shè)計及仿真

          • 摘要:在軟件無線電數(shù)字接收機(jī)中,從AD前端采集過來的數(shù)字信號頻率高達(dá)72 MHz,如此高的頻率使得后端DSP不能直接完成相關(guān)的數(shù)字信號處理任務(wù)。因此合理的設(shè)計基于FPGA的DDC,以降低數(shù)字信號頻率,方便后端DSP實(shí)時完成
          • 關(guān)鍵字: FPGA  DDC  仿真    
          共6849條 229/457 |‹ « 227 228 229 230 231 232 233 234 235 236 » ›|

          flash fpga介紹

          您好,目前還沒有人創(chuàng)建詞條flash fpga!
          歡迎您創(chuàng)建該詞條,闡述對flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473