flash fpga 文章進(jìn)入flash fpga技術(shù)社區(qū)

基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設(shè)計(jì)

基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設(shè)計(jì),本設(shè)計(jì)是一種基于FPGA(現(xiàn)場可編程門陣列)的液晶顯示控制器。與集成電路控制器相比，F(xiàn)PGA更加靈活，可以針對小同的液晶顯示模塊更改時序信號和顯示數(shù)據(jù)。FPGA的集成度、復(fù)雜度和面積優(yōu)勢使得其日益成為一種頗具吸引力
關(guān)鍵字：液晶顯示控制器設(shè)計(jì) Verilog 語言 FPGA 硬件描述基于

FPGA的低功耗設(shè)計(jì)分析

FPGA的低功耗設(shè)計(jì)分析,FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，在進(jìn)行低功耗器件的設(shè)計(jì)時，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)?！　”M管基于90nm工藝的FPGA的功耗已低于先
關(guān)鍵字：分析設(shè)計(jì) 功耗 FPGA

基于Flash構(gòu)架的模數(shù)混合的FPGA在心電監(jiān)控儀上的應(yīng)用設(shè)計(jì)

基于Flash構(gòu)架的模數(shù)混合的FPGA在心電監(jiān)控儀上的應(yīng)用設(shè)計(jì),Fution系列的FPGA是世界上首個基于Flash構(gòu)架的模數(shù)混合的FPGA，即在數(shù)字FPGA的基礎(chǔ)上加入了模擬電路部分，解決了傳統(tǒng)模擬電路和FPGA分離給設(shè)計(jì)帶來的諸多問題，降低了PCB板的制作難度，縮小了產(chǎn)品的體積。FPGA的可編
關(guān)鍵字：心電監(jiān)控應(yīng)用設(shè)計(jì) FPGA 混合 Flash 構(gòu)架模數(shù) 基于

怎樣在FPGA中處理開關(guān)控制信號

怎樣在FPGA中處理開關(guān)控制信號,本系統(tǒng)設(shè)計(jì)利用FPGA間接控制2塊MAX4312選通所需要的視頻通道，實(shí)現(xiàn)各個視頻通道間相互切換。根據(jù)開關(guān)控制信號的設(shè)計(jì)思想在FPGA中對撥動開關(guān)輸入信號做去抖動處理，然后對不同的開關(guān)操作進(jìn)行編碼，最后將信號送給DSP進(jìn)
關(guān)鍵字：控制信號開關(guān) 處理 FPGA 怎樣

Flash單片機(jī)自編程技術(shù)

Flash的可自編程性（Self-Programmability）是指，用Flash存儲器中的駐留軟件或程序?qū)lash存儲器進(jìn)行擦除/編程，但是，要求運(yùn)行程序代碼的存儲區(qū)與待編程的存儲區(qū)不在同一模塊中。因此，只有一個片上Flash存儲器模塊
關(guān)鍵字：技術(shù) 編程單片機(jī) Flash

Altera將啟用臺積電28nm制程工藝生產(chǎn)其FPGA芯片產(chǎn)品

　　可編程邏輯芯片設(shè)計(jì)商 Altera公司本周一宣布將使用臺積電公司的28nm LP(低功耗)制程技術(shù)制造其廉價型中端FPGA芯片產(chǎn)品。今年4月份，Altera公司曾宣布他們將使用臺積電的高性能(HP)28nm工藝制作其高端 Statix V FPGA產(chǎn)品，因此這次用同樣來自臺積電的28nm低功耗制程對應(yīng)其中端產(chǎn)品自然是順理成章。　　
關(guān)鍵字： Altera FPGA

藍(lán)牙HCI-UART主控制接口的FPGA設(shè)計(jì)與實(shí)現(xiàn)

摘要：藍(lán)牙技術(shù)作為一種短距離的無線通信技術(shù),具有巨大的發(fā)展?jié)摿?本文意從HCI層進(jìn)行藍(lán)牙技術(shù)的應(yīng)用開發(fā)...
關(guān)鍵字：藍(lán)牙 HCI-UART FPGA Verilog 通信

PAL一體化攝像機(jī)設(shè)計(jì)

摘要：基于ICX229AK CCD芯片組設(shè)計(jì)了具有VGA接口的一體化攝像機(jī)。采用DSP+FPGA+ASIC的構(gòu)架，完成了視頻信號的采集和多格式顯示。在FPGA中實(shí)現(xiàn)了自動聚焦、自動光圈等功能，并擴(kuò)展了鼠標(biāo)驅(qū)動及劃線、OSD顯示等實(shí)用功
關(guān)鍵字： DSP FPGA 視頻采集 CCD 傳感器 A／D

基于單片機(jī)和FPGA的人機(jī)交互系統(tǒng)的設(shè)計(jì)

摘要：在儀器儀表電路中，人機(jī)交互界面是必不可少的環(huán)節(jié)。為了解決單純采用單片機(jī)制作的系統(tǒng)功耗高、速度慢、電路結(jié)構(gòu)繁瑣的問題，同時為了發(fā)揮出單片機(jī)的靈活性和FPGA的高速性，系統(tǒng)采用C805lF020單片機(jī)和CycloneⅡ
關(guān)鍵字： FPGA 單片機(jī) 人機(jī)交互系統(tǒng)

AES算法中S-box和列混合單元的優(yōu)化及FPGA實(shí)現(xiàn)

美國國家標(biāo)準(zhǔn)與技術(shù)局(NationalInstituteofStandardandTechnology，NIST)于1997年1月提出發(fā)展AES(Ad...
關(guān)鍵字： FPGA AES算法 S-box

C6201／C6701 DSP處理器與FLASH存儲器MBM29LV800BA接口技術(shù)

C6201／C6701 DSP處理器與FLASH存儲器MBM29LV800BA接口技術(shù), DSP是針對實(shí)時數(shù)字信號處理而設(shè)計(jì)的數(shù)字信號處理器，由于它具有計(jì)算速度快、體積小、功耗低的突出優(yōu)點(diǎn)，非常適合應(yīng)用于嵌入式實(shí)時系統(tǒng)。FLASH存儲器是新型的可電擦除的非易失性只讀存儲器，屬于EEPROM器件，與其它的
關(guān)鍵字： MBM29LV800BA 接口技術(shù) 存儲器 FLASH C6701 DSP 處理器

基于DSP和FPGA的衛(wèi)星測控多波束系統(tǒng)設(shè)計(jì)

基于DSP和FPGA的衛(wèi)星測控多波束系統(tǒng)設(shè)計(jì),一、引言
　　
衛(wèi)星測控多波束系統(tǒng)主要針對衛(wèi)星信號實(shí)施測控，它包括兩個方面：信號波達(dá)方向(DOA)的估計(jì)和數(shù)字波束合成。波達(dá)方向的估計(jì)是對空間信號的方向分布進(jìn)行超分辨估計(jì)，提取空間源信號的參數(shù)如方位角、仰
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 衛(wèi)星 FPGA DSP 基于

一款基于FPGA的RFID閱讀器設(shè)計(jì)

針對現(xiàn)有的 RFID 閱讀器具有體積大和不容易升級的缺點(diǎn)，依據(jù) FPGA具有開發(fā)簡單，靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)編程的特點(diǎn)，研究了基于 FPGA 的 RFID 閱讀器，該種閱讀器具有結(jié)構(gòu)靈活，體積小，升級容易和方便實(shí)現(xiàn)不同的外設(shè)接口等優(yōu)點(diǎn)，閱讀器以 FGPA 芯片為核心，實(shí)現(xiàn)了 RFID 閱讀器的各種設(shè)備接口，采用串口中斷服務(wù)程序接收標(biāo)簽的數(shù)據(jù)信息，LCD 顯示標(biāo)簽的數(shù)據(jù)信息。在 FPGA 集成開發(fā)環(huán)境中編譯，調(diào)試和綜合，使用專用下載線將程序下載到 FPGA 芯片中實(shí)現(xiàn)其功能。實(shí)驗(yàn)結(jié)果表明：FPGA
關(guān)鍵字： FPGA RFID 閱讀器

基于FPGA和TMS320DM642的CCD圖像采集和處理系統(tǒng)硬

本文面向?qū)崟r圖像采集和處理，采用模塊化設(shè)計(jì)思想，以TMS320DM642、SAA7115、OSD FPGA等實(shí)現(xiàn)了視頻圖像采集和處理系統(tǒng)的硬件電路，該系統(tǒng)電路簡單、結(jié)構(gòu)緊湊、調(diào)節(jié)靈活、可靠性高、實(shí)時性強(qiáng)的特點(diǎn)，通過驗(yàn)證，滿足設(shè)計(jì)的應(yīng)用要求，可為今后視頻圖像采集和處理的進(jìn)一步研發(fā)提供參考。
關(guān)鍵字： FPGA 320 642 CCD

基于FPGA的人工神經(jīng)網(wǎng)絡(luò)系統(tǒng)的實(shí)現(xiàn)方法

摘要：為了改變?nèi)斯ど窠?jīng)網(wǎng)絡(luò)的研究僅僅局限于算法，只是在通用的串行或并行計(jì)算機(jī)上模擬實(shí)現(xiàn)的現(xiàn)狀，針對函數(shù)逼近問題，將BP神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)分為3個模塊，采用VHDL語言完成對各個模塊的硬件描述，并使用Altera公司的Q
關(guān)鍵字： FPGA 人工神經(jīng) 網(wǎng)絡(luò)系統(tǒng) 實(shí)現(xiàn)方法