fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

基于FPGA+DSP的多通道單端／差分信號(hào)采集系統(tǒng)設(shè)計(jì)

摘要介紹了一種基于DSP+FPGA的平臺(tái)，主要利用ADS8517AD轉(zhuǎn)換芯片構(gòu)成的具有32路單端通道或16路差分通道的信號(hào)采集存儲(chǔ)系統(tǒng)，該系統(tǒng)通道可以選擇切換，且采樣率也可以改變，具有較強(qiáng)的靈活性。關(guān)鍵詞 DSP;FPGA;ADS8517;通道切換在信號(hào)處理過(guò)程中，經(jīng)常采用DSP+FPGA協(xié)同處理的方法。是因?yàn)镈SP雖然可以實(shí)現(xiàn)較高速率的信號(hào)采集，但其指令更適于實(shí)現(xiàn)算法而不是邏輯控制，其外部接口的通用性較差。而FPGA時(shí)鐘頻率高、內(nèi)部延時(shí)小，全部控制邏輯由硬件完成，速度快、效率高，適合于大數(shù)據(jù)量
關(guān)鍵字： FPGA DSP

基于NiosII軟核的圖形用戶(hù)接口設(shè)計(jì)

摘要采用SOPC可編程片上系統(tǒng)技術(shù)，將NiosII32位處理器軟核嵌入到FPGA現(xiàn)場(chǎng)可編程門(mén)陣列中。通過(guò)VGA顯示控制模塊，構(gòu)建VGA顯示系統(tǒng)，該系統(tǒng)具有體積小、功耗低、可靠性強(qiáng)等特點(diǎn)。同時(shí)，通過(guò)軟硬件結(jié)合設(shè)計(jì)，使得系統(tǒng)更有利于修改和重復(fù)使用。關(guān)鍵詞 SOPC;VGA控制;NiosII;FPGA 隨著大規(guī)模集成電路技術(shù)的不斷發(fā)展，嵌入式計(jì)算機(jī)系統(tǒng)開(kāi)始從MCU逐步過(guò)渡到SOC的新階段。SOPC是一種靈活、高效的SOC解決方案。其集成了處理器、存儲(chǔ)器、各種外圍設(shè)備等系統(tǒng)設(shè)計(jì)需要的部件，構(gòu)建成一個(gè)可編程
關(guān)鍵字： FPGA NiosII

DSP編程技巧之9-揭開(kāi)編譯器神秘面紗之鉤子函數(shù)與庫(kù)函數(shù)

　　鉤子函數(shù)(hook?function)是在進(jìn)入程序中的函數(shù)或者退出函數(shù)時(shí)調(diào)用的程序。它們的用途包括：調(diào)試(debug)、跟蹤(trace)、評(píng)估(profile)以及堆棧溢出的檢測(cè)等。我們可以通過(guò)表1中的選項(xiàng)對(duì)鉤子函數(shù)的使用進(jìn)行控制。　　表1?入口/出口鉤子函數(shù)選項(xiàng)?　　關(guān)于鉤子函數(shù)，在CCS的編譯器里還有以下的幾個(gè)規(guī)則可以補(bǔ)充說(shuō)明一下：　　1.?使能鉤子函數(shù)選項(xiàng)的話(huà)，會(huì)默認(rèn)使用表1中的定義方法創(chuàng)建鉤子函數(shù)的隱式聲明。此時(shí)如果我們要聲明或者定義鉤子函數(shù)的功能的話(huà)
關(guān)鍵字： DSP CCS C++

Altera宣布為高性能FPGA提供高效的電源轉(zhuǎn)換解決方案

　　Altera公司日前宣布開(kāi)始提供新款電源轉(zhuǎn)換解決方案，方便了電路板開(kāi)發(fā)人員設(shè)計(jì)負(fù)載點(diǎn)電源方案，以最低的系統(tǒng)功耗實(shí)現(xiàn)FPGA最佳性能。新款電源轉(zhuǎn)換解決方案包括單片40A驅(qū)動(dòng)器和同步MOSFET電源，經(jīng)過(guò)優(yōu)化，可以滿(mǎn)足Altera高性能Stratix??V、Arria??10以及Stratix??10?FPGA和SoC的核心需求。當(dāng)系統(tǒng)設(shè)計(jì)人員需要將高性能FPGA集成到系統(tǒng)中時(shí)，它為系統(tǒng)設(shè)計(jì)人員提供了高效的高密度電源轉(zhuǎn)換方案?！　⌒驴铍娫?型號(hào)ET4040)滿(mǎn)足了高
關(guān)鍵字： Altera FPGA ET4040

一種基于FPGA和DSP的圖行顯示控制系統(tǒng)設(shè)計(jì)

摘要提出了一種基于DSP和FPGA的圖行顯示控制系統(tǒng)，以及系統(tǒng)各部分的設(shè)計(jì)方法和思想。硬件上充分利用DSP高速計(jì)算和FPGA并行處理特點(diǎn);軟件上給出了圖形圖像、漢字字符等的驅(qū)動(dòng)函數(shù)。通過(guò)鍵盤(pán)輸入和圖形圖像顯示的功能，系統(tǒng)驗(yàn)證表明，系統(tǒng)可以滿(mǎn)足圖像、正弦波、三角波等較為復(fù)雜的動(dòng)態(tài)圖形的顯示，效果良好。關(guān)鍵詞 DSP;FPGA;圖像顯示控制隨著現(xiàn)代電子信息技術(shù)的發(fā)展，人機(jī)交互、圖形圖像數(shù)據(jù)的輸出顯示在系統(tǒng)設(shè)計(jì)中越來(lái)越重要，一方面要求各種參數(shù)的輸入，另一方面要求將數(shù)據(jù)結(jié)構(gòu)顯示出來(lái)。文中設(shè)計(jì)的基于DSP
關(guān)鍵字： FPGA DSP

基于軟核NiosⅡ的實(shí)時(shí)人臉檢測(cè)系統(tǒng)

摘要基于FPGA內(nèi)嵌的NiosⅡ處理器，設(shè)計(jì)了一個(gè)實(shí)時(shí)人臉檢測(cè)系統(tǒng)。介紹了基于Haar特征的AdaBoost人臉檢測(cè)算法，描述了依據(jù)AdaBoost算法的人臉檢測(cè)軟件實(shí)現(xiàn)過(guò)程，最后在以Altera公司CycloneⅡ系列EP2C70為核心芯片的DE-2開(kāi)發(fā)平臺(tái)上，對(duì)檢測(cè)系統(tǒng)進(jìn)行了整體設(shè)計(jì)。測(cè)試結(jié)果表明，系統(tǒng)有較高的檢測(cè)率，可以滿(mǎn)足實(shí)時(shí)人臉檢測(cè)的要求。關(guān)鍵詞人臉檢測(cè);FPGA;AdaBoost算法;分類(lèi)器人臉檢測(cè)是指在圖像中判斷是否有人臉存在，并且將檢測(cè)到的人臉部分在圖像中標(biāo)識(shí)出來(lái)的過(guò)程。作為人
關(guān)鍵字： FPGA NiosⅡ

一種基于FPGA的無(wú)人機(jī)控制器設(shè)計(jì)方案

摘要：根據(jù)無(wú)人機(jī)系統(tǒng)的控制特點(diǎn)，提出了一種基于FPGA的無(wú)人機(jī)控制器設(shè)計(jì)方案，并完成了該方案的軟硬件設(shè)計(jì)。該方案將鍵盤(pán)掃描、AD采樣、指令編碼與顯示和指令異步串行發(fā)送等功能模塊集成到FPGA內(nèi)部，簡(jiǎn)化了控制器硬件結(jié)構(gòu)。實(shí)際應(yīng)用表明，該無(wú)人機(jī)控制器具有指令群延時(shí)低、功能可擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)，能夠滿(mǎn)足使用要求。關(guān)鍵詞：無(wú)人機(jī)控制器;FPFG;鍵盤(pán)掃描;UART 無(wú)人機(jī)的飛行控制和機(jī)載電子設(shè)備的控制指令主要通過(guò)地面控制計(jì)算機(jī)中的軟件或者無(wú)人機(jī)控制器產(chǎn)生，這兩種相互獨(dú)立的控制方式互為備份。而無(wú)人機(jī)控制器主要由硬
關(guān)鍵字： FPGA UART

基于ARM7和FPGA的多軸控制器設(shè)計(jì)

摘要：介紹了一種基于FPGA的多軸控制器，控制器主要由ARM7(LPC2214)和FPGA(EP2C5T144C8)及其外圍電路組成，用于同時(shí)控制多路電機(jī)的運(yùn)動(dòng)。利用Verilog HDL硬件描述語(yǔ)言在FPGA中實(shí)現(xiàn)了電機(jī)控制邏輯，主要包括脈沖控制信號(hào)產(chǎn)生、加減速控制、編碼器反饋信號(hào)的辨向和細(xì)分、絕對(duì)位移記錄、限位信號(hào)保護(hù)邏輯等。論文中給出了FPGA內(nèi)部一些核心邏輯單元的實(shí)現(xiàn)，并利用QuartusⅡ、Modelsim SE軟件對(duì)關(guān)鍵邏輯及時(shí)序進(jìn)行了仿真。實(shí)際使用表明該控制器可以很好控制多軸電機(jī)的運(yùn)動(dòng)，并且
關(guān)鍵字： ARM7 FPGA

一款基于FPGA和DDS的數(shù)字調(diào)制信號(hào)發(fā)生器設(shè)計(jì)

摘要：為了提高數(shù)字調(diào)制信號(hào)發(fā)生器的頻率準(zhǔn)確度和穩(wěn)定度，并使其相關(guān)技術(shù)參數(shù)靈活可調(diào)，提出了基于FPGA和DDS技術(shù)的數(shù)字調(diào)制信號(hào)發(fā)生器設(shè)計(jì)方法。利用Matlab/Simulink、DSP Builder、QuartusⅡ3個(gè)工具軟件，進(jìn)行基本DDS建模，然后在DDS模塊的基礎(chǔ)上，通過(guò)單片機(jī)等電路組成的控制單元的邏輯控制作用，根據(jù)通信系統(tǒng)中數(shù)字調(diào)制方式的基本原理，設(shè)計(jì)并實(shí)現(xiàn)了數(shù)字調(diào)制信號(hào)發(fā)生器，從而實(shí)現(xiàn)二進(jìn)制頻移鍵控(2FSK)、二進(jìn)制相移鍵控(2PSK)和二進(jìn)制幅移鍵控(2ASK)3種基本的二進(jìn)制數(shù)字調(diào)制。
關(guān)鍵字： FPGA DDS

使用TI 的低功耗C5x DSP的指紋識(shí)別方框圖和解決方案

方案框圖設(shè)計(jì)說(shuō)明指紋識(shí)別用于各種應(yīng)用，包括電子門(mén)禁系統(tǒng)、智能卡、車(chē)輛點(diǎn)火開(kāi)關(guān)控制系統(tǒng)、帶指紋控制存取功...
關(guān)鍵字： DSP 指紋識(shí)別

結(jié)合DSP和微控制器特性、用于電機(jī)控制的單片處理器

正確地利用電機(jī)控制器可為電機(jī)控制以及許多相關(guān)系統(tǒng)和產(chǎn)品設(shè)計(jì)節(jié)約大量的成本。本文針對(duì)低成本、低功耗和程...
關(guān)鍵字：多媒體處理數(shù)字信號(hào)處理 DSP

基于FPGA的JPEG2000數(shù)據(jù)壓縮實(shí)現(xiàn)

摘要：高性能的數(shù)據(jù)壓縮可以有效的減少數(shù)據(jù)對(duì)存儲(chǔ)空間和通信帶寬的要求，降低通信成本。為解決圖像數(shù)據(jù)的高壓縮性能問(wèn)題，本文提出了基于JPEG2000標(biāo)準(zhǔn)的數(shù)據(jù)壓縮系統(tǒng)的FPGA實(shí)現(xiàn)方案。相對(duì)于軟件算法實(shí)現(xiàn)和其他硬件方法，采用FPGA硬件實(shí)現(xiàn)可降低系統(tǒng)復(fù)雜度提高性能。最終設(shè)計(jì)的IP核具有資源占用少，性能良好和便于擴(kuò)展等優(yōu)點(diǎn)，能夠滿(mǎn)足通信傳輸和照相設(shè)備等應(yīng)用需求。關(guān)鍵詞：JPEG2000;數(shù)據(jù)壓縮;FPGA;DWT 近年來(lái)通信領(lǐng)域中信息的傳輸總量急速擴(kuò)大。由于存儲(chǔ)空間有限、通信帶寬等因素的限制，數(shù)據(jù)通常需要
關(guān)鍵字： FPGA JPEG2000

基于DSP的彈載嵌入式系統(tǒng)設(shè)計(jì)

摘要：基于實(shí)現(xiàn)目標(biāo)探測(cè)識(shí)別以及高精度目標(biāo)信息測(cè)量等復(fù)雜處理算法的目的，采用單片多核DSP TMS320C6678構(gòu)成彈載高速多任務(wù)實(shí)時(shí)嵌入式處理平臺(tái)，通過(guò)數(shù)據(jù)流處理模式的并行軟件設(shè)計(jì)方法，將系統(tǒng)處理任務(wù)均衡分配到各處理器內(nèi)核，以實(shí)現(xiàn)實(shí)時(shí)并行處理，提升彈栽信息處理系統(tǒng)的功能和性能。開(kāi)展基于多核處理器的并行軟件研制、充分發(fā)揮多核處理能力將成為彈栽嵌入式系統(tǒng)軟件設(shè)計(jì)的新課題。關(guān)鍵詞：多核處理器;并行處理;彈載嵌入式系統(tǒng);數(shù)據(jù)流模式;并行軟件設(shè)計(jì) 彈載信息處理系統(tǒng)是一種實(shí)時(shí)嵌入式數(shù)字處理系統(tǒng)，用于對(duì)彈載導(dǎo)引
關(guān)鍵字： DSP TMS320C6678

基于DSP的人工耳蝸語(yǔ)音處理器設(shè)計(jì)

摘要：傳統(tǒng)的人工耳蝸語(yǔ)音處理器采用ASIC設(shè)計(jì)，投入成本高，可移植性差，設(shè)計(jì)了一種基于A的人工耳蝸語(yǔ)音處理器。該處理器采用雙麥克風(fēng)接受語(yǔ)音信號(hào)，實(shí)現(xiàn)了語(yǔ)音信號(hào)的自適應(yīng)噪聲消除和CIS(Continuous Interleaved Sampling)方案。同一段語(yǔ)音由DSP采樣處理得到的刺激脈沖與MATLAB采樣處理的結(jié)果基本相同。實(shí)驗(yàn)結(jié)果表明，基于DSP的人工耳蝸語(yǔ)音處理器能實(shí)現(xiàn)語(yǔ)音信號(hào)中噪聲的消除并得到良好的刺激脈沖。關(guān)鍵詞：DSP;人工耳蝸;自適應(yīng)噪聲消除;語(yǔ)音處理器人工耳蝸又稱(chēng)人造耳蝸、電子
關(guān)鍵字： DSP ASIC

基于FPGA的射頻卡實(shí)時(shí)消費(fèi)記錄系統(tǒng)設(shè)計(jì)

摘要：基于使用戶(hù)刷卡消費(fèi)的數(shù)據(jù)可進(jìn)行采集存儲(chǔ)的目的，采用了在FPGA平臺(tái)上設(shè)計(jì)一種射頻卡實(shí)時(shí)消費(fèi)記錄系統(tǒng)的方法。該系統(tǒng)采用了FATFS文件系統(tǒng)，可將用戶(hù)數(shù)據(jù)及時(shí)保存到SD卡之中。通過(guò)對(duì)軟硬件模塊和上位機(jī)的設(shè)計(jì)，采用FPGA為開(kāi)發(fā)平臺(tái)，對(duì)用戶(hù)刷卡消費(fèi)的記錄寫(xiě)入到SD卡中。利用SD卡的移動(dòng)性，可方便地實(shí)現(xiàn)與計(jì)算機(jī)的數(shù)據(jù)交換，達(dá)到數(shù)據(jù)分析的目的。此法便于客戶(hù)對(duì)消費(fèi)記錄的核對(duì)，具有實(shí)際商業(yè)價(jià)值。關(guān)鍵詞：FPGA;NIOS II;FM1702SL;SD;文件系統(tǒng) 文中主要討論射頻卡實(shí)時(shí)消費(fèi)記錄系統(tǒng)的硬件和軟件
關(guān)鍵字： FPGA SOPC