FPGA如何改變嵌入設(shè)計格局,由于經(jīng)濟(jì)下滑損及開發(fā)預(yù)算減少，嵌入系統(tǒng)設(shè)計者正在轉(zhuǎn)向FPGA(現(xiàn)場可編程門陣列)技術(shù)，以縮減開發(fā)周期、對抗設(shè)備老化以及簡化產(chǎn)品升級。通過采用數(shù)量龐大且不斷增加的FPGA開發(fā)工具、可重用邏輯單元以及市售商用模塊，
關(guān)鍵字：
設(shè)計 格局 嵌入 改變 如何 FPGA
QDR SRAM與Spartan3 FPGA的接口設(shè)計,為了滿足當(dāng)前系統(tǒng)和處理器的生產(chǎn)量需求，更新的靜態(tài)存儲器應(yīng)運(yùn)而生。QDR SRAM就是由Cypress、Renesas、IDT、NEC和Samsung為高性能的網(wǎng)絡(luò)系統(tǒng)應(yīng)用而共同開發(fā)的一種具有創(chuàng)新體系結(jié)構(gòu)的同步靜態(tài)存儲器?！ ? QDR SRAM的
關(guān)鍵字：
接口 設(shè)計 FPGA Spartan3 SRAM QDR
采用集成 DSP 與微處理器內(nèi)核的嵌入式應(yīng)用,由于DSP 架構(gòu)是專門設(shè)計用于執(zhí)行信號處理算法的，因此信號處理算法在 DSP 上的 運(yùn)行效率很高；而手機(jī)中的控制軟件則負(fù)責(zé)執(zhí)行狀態(tài)機(jī)，即控制用戶界面、鍵盤及其它非信號處理功能。
關(guān)鍵字：
嵌入式 應(yīng)用 內(nèi)核 微處理器 集成 DSP 采用
CPLD的DSP多SPI端口通信設(shè)計,本文介紹一種采用運(yùn)動控制專用DSP芯片DSP56F801設(shè)計的超聲波電機(jī)運(yùn)動控制裝置。由于該超聲波電機(jī)需要采用兩相四路對稱PWM信號來實現(xiàn)驅(qū)動控制，而DSP芯片無法直接產(chǎn)生所需PWM信號，采用軟件方法又會占用大量的DSP計算
關(guān)鍵字：
設(shè)計 通信 SPI DSP CPLD
基于DSP/BIOS 的TI DSP 應(yīng)用程序框架設(shè)計, 摘要：本文介紹了基于DSP/BIOS 實時內(nèi)核的TI DSP 應(yīng)用程序參考框架RF5。另外，面對目前越來越多的多處理器系統(tǒng)設(shè)計以及典型的GPP-DSP 架構(gòu)，本文提出了一種改進(jìn)的DSP應(yīng)用程序框架ERF5 以最大化地支持這種架構(gòu)。E
關(guān)鍵字：
框架 設(shè)計 應(yīng)用程序 DSP DSP/BIOS TI 基于
摘要：本文針對FPGA實際開發(fā)過程中，出現(xiàn)故障后定位困難、反復(fù)修改代碼編譯時間過長、上板后故障解決無法確認(rèn)的問題，提出了一種采用仿真的方法來定位、解決故障并驗證故障解決方案?？梢源蟠蟮墓?jié)約開發(fā)時間，提高
關(guān)鍵字：
FPGA 仿真技術(shù) 方法
帶服務(wù)能夠支持三重應(yīng)用（即支持語音、視頻和數(shù)據(jù)）至第一英里的客戶，例如持續(xù)發(fā)展的小商業(yè)和住宅。FTTx中的主角是GPON（吉比特?zé)o源光網(wǎng)絡(luò)，Gigabit Passive Optical Network），它提供較高的帶寬替代DSL和電纜的
關(guān)鍵字：
GPON FPGA 模式 接收器
FPGA是通過邏輯組合來實現(xiàn)各種功能的器件，幾乎可以進(jìn)行任何類型的處理。過去五年間，為了突破傳統(tǒng)的通信及網(wǎng)絡(luò)等高端應(yīng)用市場局限，將FPGA引入更為廣闊的嵌入式領(lǐng)域，F(xiàn)PGA廠商已經(jīng)開始嘗試采用多核和硬件協(xié)處理加速技術(shù)。如今，隨著技術(shù)的進(jìn)步，很多芯片廠商開始采用硬核或軟核CPU+FPGA的模式。
關(guān)鍵字：
主導(dǎo) FPGA 使用 是否 平臺 為中心 配置 控制器
SpringSoft 今天發(fā)表ProtoLink? Probe Visualizer，這款產(chǎn)品能夠大幅提升設(shè)計能見度，同時簡化 FPGA 原型板的偵錯工作。新推出的 Probe Visualizer 采用創(chuàng)新的專利互連技術(shù)與軟件自動增強(qiáng)功能，搭配領(lǐng)先業(yè)界的 Verdi? HDL 偵錯平臺，不僅能夠縮短預(yù)制或定制設(shè)計原型板的驗證時間，還能夠提高FPGA 原型板的投資回報率而將其運(yùn)用在系統(tǒng)芯片 (SoC) 設(shè)計的早期檢驗階段?！ ?/li>
關(guān)鍵字：
SpringSoft FPGA
由中國電子學(xué)會主辦、賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )與北京工業(yè)大學(xué)共同承辦的“第三屆OpenHW開放源碼硬件與嵌入式大賽(簡稱開源硬件大賽)”日前在北京工業(yè)大學(xué)正式啟動，此次參賽特等獎獲得者將獲得15000元的獎金，同時還將獲得德致倫公司(Digilent)提供的“直通歐洲”獎勵，免費(fèi)參加2012年9月份在德國慕尼黑舉辦的“Digilent杯電子設(shè)計大賽”盛事，詳情請見http://www.di
關(guān)鍵字：
Xilinx FPGA
WiMAX 對寬帶互聯(lián)網(wǎng)接入如同手機(jī)對語音通信一樣意義非凡。它可以取代 DSL 和有線服務(wù)，為您隨時隨地提供互聯(lián)網(wǎng)接入。您只需要打開計算機(jī)，連接到最近的 WiMAX 天線，就可以暢游全世界的網(wǎng)絡(luò)了?！ 拵Щヂ?lián)網(wǎng)接入
關(guān)鍵字：
FPGA 應(yīng)用 檢測 球形 無線 4G
VHDL語言在FPGA／CPLD開發(fā)中的應(yīng)用?,【摘 要】 通過設(shè)計實例詳細(xì)介紹了用VHDL（VHSIC Hardware DescriptionLanguage）語言開發(fā)FPGA／CPLD的方法，以及與電路圖輸入和其它HDL語言相比，使用VHDL語言的優(yōu)越性。
關(guān)鍵字：
開發(fā) 應(yīng)用 CPLD FPGA 語言 VHDL
DSP系統(tǒng)PDIUSBD12的USB設(shè)計應(yīng)用, 一 PDIUSBD12芯片介紹 進(jìn)行USB開發(fā)之前要根據(jù)成本與性能選擇合適的USB接口芯片。目前USB控制器芯片通?？煞殖?種： 第一種是專為USB設(shè)計的芯片，這類芯片的主要來源是CYPRESS的M8系列和ScanLogic的SL11R系
關(guān)鍵字：
設(shè)計 應(yīng)用 USB PDIUSBD12 系統(tǒng) DSP
基于DSP的G．729語音編解碼器設(shè)計,摘要：設(shè)計了基于DSP的G．729語音編解碼器，并針對G．729算法標(biāo)準(zhǔn)源碼代碼效率低、執(zhí)行時間長的不足，從算法精簡、代碼優(yōu)化等方面進(jìn)行了優(yōu)化。優(yōu)化后的算法在保證了高質(zhì)量語音輸出的同時，提高了編碼效率，實現(xiàn)了對語
關(guān)鍵字：
設(shè)計 解碼器 語音 DSP 基于
fpga+dsp介紹
您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。
創(chuàng)建詞條
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473