fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

NI LabVIEW軟件平臺(tái)用智能多核加速了設(shè)計(jì)與測試

　　NI 隆重發(fā)布了可應(yīng)用于控制、測試及嵌入式系統(tǒng)開發(fā)的圖形化系統(tǒng)設(shè)計(jì)平臺(tái)的最新版本 -- LabVIEW 8.6。得益于 LabVIEW 軟件平臺(tái)天生并行的圖形化編程方式, LabVIEW 8.6版本提供了全新工具幫助工程師和科學(xué)家們從多核處理器、現(xiàn)場可編程門陣列 (FPGAs) 及無線通信等商業(yè)技術(shù)中獲益。　　為了提升性能, LabVIEW 8.6包含了超過1,200個(gè)重新優(yōu)化的高級(jí)分析函數(shù),在多核系統(tǒng)的控制測試應(yīng)用中提供更快速、更強(qiáng)大的數(shù)學(xué)及信號(hào)處理功能。視覺應(yīng)用同樣能從多核系統(tǒng)中獲益,NI 視
關(guān)鍵字： NI LabVIEW FPGA 多核處理器

采用EEPROM對(duì)大容量FPGA芯片數(shù)據(jù)實(shí)現(xiàn)串行加載

　　自大規(guī)?，F(xiàn)場可編程邏輯器件問世以來，先后出現(xiàn)了兩類器件，一類是基于SRAM體系結(jié)構(gòu)的FPGA系列，如XILINX公司的4000系列和最新的Virtex系列；另一類是基于faxtFLASH技術(shù)的CPLD器件，如XILINX公司的9500系列和Lattice公司的ispLSxx系列芯片。FPGA具有容量大、設(shè)計(jì)資源豐富、片內(nèi)ROM及RAM設(shè)計(jì)靈活等特點(diǎn)1，但是它們需要在每次上電時(shí)進(jìn)行數(shù)據(jù)加載。目前實(shí)現(xiàn)加載的方法有以下三種：①采用PROM并行加載；②采用專用SROM串行加載；③采用單片機(jī)控制實(shí)現(xiàn)加載。　
關(guān)鍵字： FPGA XILINX CPLD 數(shù)據(jù)加載 EEPROM

基于USB的ARINC429總線接口模塊設(shè)計(jì)

　　引言　　ARINC429總線由美國航天無線電設(shè)備公司所資助，是廣泛應(yīng)用于當(dāng)前航空電子設(shè)備中的一種數(shù)據(jù)總線傳輸標(biāo)準(zhǔn)。與傳統(tǒng)的航空電子設(shè)備間的模擬傳輸相比，ARINC429總線具有抗干擾能力強(qiáng)、傳輸精度高、傳輸線路少以及成本低等優(yōu)點(diǎn)。ARINC數(shù)據(jù)總線協(xié)議規(guī)定一個(gè)數(shù)據(jù)由32位組成，采用雙極性歸零碼，以12.5Kb/s或100Kb/s碼速率傳輸。本設(shè)計(jì)利用USB即插即用、FPGA可靈活配置等特點(diǎn)，設(shè)計(jì)了基于USB總線的ARINC429總線接口模塊。　　接口模塊總體設(shè)計(jì)結(jié)構(gòu) 　　接口
關(guān)鍵字：接口 FPGA USB 總線

基于AD9957的USB側(cè)音測距信號(hào)發(fā)生器設(shè)計(jì)

　　0 引言　　隨著我國航天技術(shù)的不斷進(jìn)步，深空測距技術(shù)受到越來越多的關(guān)注。在深空測距系統(tǒng)中，中頻信號(hào)發(fā)生器對(duì)系統(tǒng)性能有著重要的意義。在USB(統(tǒng)一S頻段)系統(tǒng)中，原有的模擬電路實(shí)現(xiàn)的發(fā)射模塊存在性能不完善、輸入動(dòng)態(tài)范圍小、可控性能差、不能適應(yīng)中心頻率大范圍變化、體積大等問題，為了解決上述問題，可在一個(gè)標(biāo)準(zhǔn)化通用數(shù)字調(diào)制信號(hào)發(fā)生器的平臺(tái)上，通過外圍的控制電路，實(shí)現(xiàn)對(duì)載波中心頻率、輸出功率、調(diào)相指數(shù)、測距音通／斷控制等參數(shù)的改變。　　以軟件無線電思想為核心，基于PLD(可編程邏輯器件)的通用調(diào)制信號(hào)
關(guān)鍵字：測距 PLD USB D／A FPGA

基于DSP的高動(dòng)態(tài)GPS接收機(jī)關(guān)鍵技術(shù)討論

在高動(dòng)態(tài)條件下，結(jié)合GEC公司的十二通道相關(guān)器GP2021，討論了GPS接收機(jī)的結(jié)構(gòu)設(shè)計(jì)和研制高動(dòng)態(tài)GPS接收機(jī)所涉及到的關(guān)鍵技術(shù),以及DSP在接收機(jī)中的功能。
關(guān)鍵字：關(guān)鍵技術(shù)討論接收機(jī) GPS DSP 動(dòng)態(tài) 基于

基于DSP的簡易數(shù)字頻率計(jì)

采用TMS320F2812 DSP芯片為控制單元，在無需任何門控器件控制的情況下，利用DSP 2812豐富的軟件資源實(shí)現(xiàn)了等精度測量。根據(jù)每個(gè)門閘時(shí)間內(nèi)高頻標(biāo)準(zhǔn)脈沖的個(gè)數(shù)與已知被測信號(hào)的個(gè)數(shù)，求得被測信號(hào)頻率，再通過多次平均得到最終結(jié)果。
關(guān)鍵字： DSP 數(shù)字頻率計(jì) 等精度測量 TMS320F28 200808

DSP應(yīng)用中編譯選項(xiàng)的智能選擇

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 處理器編譯選項(xiàng) 智能選擇

基于FPGA的自然對(duì)數(shù)變換器的設(shè)計(jì)與實(shí)現(xiàn)

本文利用CORD IC算法在FPGA上實(shí)現(xiàn)了自然對(duì)數(shù)運(yùn)算器。實(shí)驗(yàn)結(jié)果表明該對(duì)數(shù)運(yùn)算器的輸出誤差為10-4數(shù)量級(jí)，最高頻率可達(dá)到80MHz。該運(yùn)算器適用于高速大數(shù)據(jù)量的數(shù)據(jù)處理。
關(guān)鍵字： FPGA 對(duì)數(shù)運(yùn)算 CORD IC算法對(duì)數(shù)變換器 200808

IC業(yè)在拐點(diǎn)生存

分析了IC業(yè)的眾多特點(diǎn)，例如從90nm向65nm、45nm、32nm、22nm等拐點(diǎn)演進(jìn)的困難，以及ESL、DFM拐點(diǎn)，制造是設(shè)計(jì)的拐點(diǎn)，F(xiàn)PGA與ASIC之間的拐點(diǎn)等熱門問題。
關(guān)鍵字： EDA 65nm 45nm 22nm 光刻處理器 FPGA ASIC 200808

2008年，獲得TI授予的“07年度亞太區(qū)最大的DSP分銷商”殊榮

　　2008年，獲得TI授予的“07年度亞太區(qū)最大的DSP分銷商”殊榮。
關(guān)鍵字： SEED DSP

基于DSP的圖像旋轉(zhuǎn)算法數(shù)據(jù)調(diào)度策略

為了在DSP平臺(tái)上實(shí)現(xiàn)實(shí)時(shí)大圖像旋轉(zhuǎn)，結(jié)合TMS320DM642的性能結(jié)構(gòu)特點(diǎn),針對(duì)旋轉(zhuǎn)算法中嚴(yán)重影響DSP CPU效率發(fā)揮的大量非連續(xù)圖像像素地址訪問的問題，提出了基于視口圖像塊覆蓋的DSP圖像旋轉(zhuǎn)算法數(shù)據(jù)調(diào)度策略，對(duì)算法的結(jié)構(gòu)流程進(jìn)行了優(yōu)化調(diào)整。
關(guān)鍵字：數(shù)據(jù) 調(diào)度策略算法旋轉(zhuǎn) DSP 圖像基于

基于計(jì)算機(jī)串口DSP程序加載的實(shí)現(xiàn)

TMS320C6000系列DSP的多通道緩沖串口McBSP是一個(gè)同步串口，因此不能與通用異步接收/發(fā)送器直接連接。但是，通過對(duì)DSP相關(guān)控制寄存器的簡單調(diào)整，在軟件控制下，UART與TMS320C6000之間的通信成為可能，該通信功能的實(shí)現(xiàn)也是所設(shè)計(jì)的串口加載系統(tǒng)的難點(diǎn)和重點(diǎn)。本論文對(duì)此串口加載系統(tǒng)硬件接口和必要的軟件部分做了詳細(xì)介紹，該系統(tǒng)硬件結(jié)構(gòu)簡單、通信線少、高速可靠，已經(jīng)在實(shí)際運(yùn)用中取得了良好效果。
關(guān)鍵字：加載實(shí)現(xiàn) 程序 DSP 計(jì)算機(jī) 串口基于

基于FPGA和AD1836的I2S接口設(shè)計(jì)

本文以FPGA為控制單元，完成了AD1836中D/A部分的I2S接口設(shè)計(jì)，它在數(shù)字音頻系統(tǒng)的設(shè)計(jì)中有一定的參考和實(shí)用價(jià)值。該設(shè)計(jì)已經(jīng)成功運(yùn)用在某話路特性綜合測試系統(tǒng)中，性能良好。
關(guān)鍵字： FPGA 1836 I2S AD

Altera FPGA開發(fā)板為XLoom提供誤碼率測試環(huán)境

　　進(jìn)一步展示其FPGA靈活性和通用性，Altera公司宣布，XLoom通信公司采用Stratix® II GX FPGA信號(hào)完整性開發(fā)套件來提供獨(dú)特的誤碼率(BER)測試環(huán)境。和傳統(tǒng)的BER測試設(shè)備相比，Altera基于FPGA的開發(fā)板支持XLoom以更高的性價(jià)比來測試芯片級(jí)光電互聯(lián)模塊。這一獨(dú)特的測試環(huán)境更貼近實(shí)際的客戶狀態(tài)，同時(shí)進(jìn)一步節(jié)省了空間，降低了功耗。　　傳統(tǒng)的BER測試儀成本高達(dá)100,000美元，而Stratix II GX FPGA信號(hào)完整性開發(fā)套件在這方面的成本節(jié)省了90％
關(guān)鍵字： Altera FPGA 開發(fā)套件 XLoom

H.264視頻解碼器在C6416 DSP上的實(shí)現(xiàn)

介紹了最新視頻壓縮標(biāo)準(zhǔn)H.264，并實(shí)現(xiàn)了適合TI C6416 DSP內(nèi)核的H.264視頻解碼器算法，在NVDK C6416板卡上進(jìn)行測試，達(dá)到了實(shí)時(shí)的解碼效果。該優(yōu)化算法，結(jié)合DSP處理平臺(tái)和網(wǎng)絡(luò)技術(shù)，構(gòu)成新的多媒體通信終端設(shè)備，具有廣泛的應(yīng)用前景。
關(guān)鍵字： DSP 實(shí)現(xiàn) C6416 解碼器視頻 H.264