fpga+dsp 文章 進入fpga+dsp技術(shù)社區(qū)
使用FPGA測試的一些有效方法
- 引言 隨著芯片設(shè)計技術(shù)越來越成熟，越來越多的產(chǎn)品選擇使用SoC（System on Chip）的技術(shù)實現(xiàn)。然而，每一次流片不一定都能達到預(yù)期的效果。根據(jù)Synopsys公司統(tǒng)計，有超過60％的公司需要重新流片（respin）。在這個過程中浪費了大量的金錢，一次修正平均的花費就超過100萬美元。如果一旦錯過了商品推出的最佳時機，那么錯過市場機會的代價則以數(shù)千萬美元計，甚至更高。據(jù)統(tǒng)計，在需要respin的芯片中有43％是在前端的設(shè)計和實現(xiàn)的時候產(chǎn)生的邏輯功能錯誤。如何避免或減小如此高的風(fēng)險是每一
- 關(guān)鍵字： FPGA
基于FPGA系統(tǒng)易測試性的研究
- 引 言 現(xiàn)代科技對系統(tǒng)的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛，因此FPGA易測試性就變得很重要。要獲得的FPGA內(nèi)部信號十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計調(diào)試和檢驗變成設(shè)計中最困難的一個流程。另一方面，當前幾乎所有的像CPU、DSP、ASIC等高速芯片的總線，除了提供高速并行總線接口外，正迅速向高速串行接口的方向發(fā)展，F(xiàn)PGA也不例外。每一條物理鏈路的速度從600 Mbps到10 Gbps，高速I／O的測試和驗證更成為傳統(tǒng)專注于FPG
- 關(guān)鍵字： FPGA
基于FPGA的USB2.0虛擬邏輯分析儀的設(shè)計與實現(xiàn)
- 引言 傳統(tǒng)的邏輯分析儀體積龐大、價格昂貴、通道數(shù)目有限，并且在數(shù)據(jù)采集、傳輸、存儲、顯示等方面存在諸多限制，在很大程度上影響了其在實際中的應(yīng)用。選用高性能的FPGA芯片進行數(shù)據(jù)處理，充分利用PC的強大處理功能，配合LabView圖形化語言開發(fā)的虛擬邏輯分析儀，其數(shù)據(jù)處理和傳輸速率大大提高，適用性極大增強，其顯示、操作界面和低廉的成本較之傳統(tǒng)的邏輯分析儀具有極大的優(yōu)勢和發(fā)展前景。 工作原理 本設(shè)計選用Altera公司的Cyclone系列FPGA器件EP1C3進行數(shù)據(jù)采集和處理，外接SRAM
- 關(guān)鍵字： FPGA
TMS320C6000系列DSP的軟件優(yōu)化技術(shù)
- 1 DSP系統(tǒng)的軟件優(yōu)化流程 DSP系統(tǒng)的軟件優(yōu)化流程如圖l所示。整個工作流程分為3個階段： 第l階段，直接根據(jù)需要用高級C語言實現(xiàn)DSP功能，測試代碼的正確性。然后，移植到C6X平臺，利用C6X開發(fā)環(huán)境Profile測試程序的運行時間。若不滿足要求，則進入下一階段。 第2階段，利用C6X提供的優(yōu)化方式和其他各種優(yōu)化技巧，如使用不同的編譯器選項使能軟件流水，循環(huán)展開，字存取代替半字存取等，優(yōu)化C語言代碼。如果還不能滿足要求，則進入第3階段。 第3階段，將C語言代碼中耗時最長的部
- 關(guān)鍵字： DSP
基于FPGA的步進電機控制器設(shè)計
- 步進電機是一種將電脈沖信號轉(zhuǎn)換成相應(yīng)的角位移的特殊電機，每改變一次通電狀態(tài)，步進電機的轉(zhuǎn)子就轉(zhuǎn)動一步。目前大多數(shù)步進電機控制器需要主控制器發(fā)送時鐘信號，并且要至少一個I/O口來輔助控制和監(jiān)控步進電機的運行情況。在單片機或DSP的應(yīng)用系統(tǒng)中，經(jīng)常配合CPLD或者FPGA來實現(xiàn)特定的功能。本文介紹通過FPGA實現(xiàn)的步進電機控制器。該控制器可以作為單片機或DSP的一個直接數(shù)字控制的外設(shè)，只需向控制器的控制寄存器和分頻寄存器寫入數(shù)據(jù)，即町實現(xiàn)對步進電機的控制。 1 步進電機的控制原理 步進電機是數(shù)
- 關(guān)鍵字： FPGA
一種CAN息線光纖傳輸接口設(shè)計
- 摘要 在分析CAN總線雙絞線和光纖傳輸特點的基礎(chǔ)上，提出一種基于光纖收發(fā)一體模塊及CAN總線控制器SJAl000的光纖傳輸接口設(shè)計方案;詳細介紹光纖收發(fā)器的選取及傳輸接口的實現(xiàn);根據(jù)光纖收發(fā)一體模塊對信號源時鐘提取的要求以及CAN總線的非破壞性總線仲裁的特點，設(shè)計了一種CAN總線信號編解碼方法，井用FPGA加以實現(xiàn);通過實際的通信實驗驗證了設(shè)計方案的正確性，并根據(jù)實驗數(shù)據(jù)對CAN總線在兩種介質(zhì)下的傳輸性能作了比較。 關(guān)鍵詞 CAN總線 光纖 傳輸接口 FPGA 引 言 作為一種成熟的
- 關(guān)鍵字： CAN總線 光纖 傳輸接口 FPGA
FPGA如何同DDR3存儲器進行接口?
- 大家好，我叫Paul Evans，是Stratix III產(chǎn)品營銷經(jīng)理。到目前為止，我已經(jīng)從事了6年的雙倍數(shù)據(jù)速率存儲器工作，今天和大家一起討論一下DDR3。DDR3的主要難題之一是它引入了數(shù)據(jù)交錯，如屏幕上所示。 為了更好地進行演示，我們將使用這里所示的Stratix III DDR3存儲器電路板。它上面有幾個高速雙倍數(shù)據(jù)速率存儲器，例如DDR2 UDIMM插槽、RLD RAM、QDR，當然，還有DDR3 UDIMM插槽。因此，我們所要做的就是通過Quartus軟件來下載一個簡單設(shè)計，F(xiàn)PGA
- 關(guān)鍵字： FPGA DDR3 存儲器
多路交流異步采樣及DSP軟件校準技術(shù)
- 摘要： 本文介紹了一種在DSP平臺下對多路交流信號采樣時采用的一種異步采樣方法。 關(guān)鍵詞： 交流采樣;校準;DSP 引言 在對電力線路的電壓和電流進行測量時，為使測量值具有較高的精度，一般都采用交流采樣技術(shù)。目前，比較常用的交流采樣方法是：在交流信號的一個周期內(nèi)，等間隔采樣N點數(shù)據(jù)，然后利用傅立葉變換，計算出基波及一些諧波的有效值，為衡量供電質(zhì)量通常還要求計算出各信號的相位。但由于同一測量裝置要同時對很多路電壓和電流量進行采樣，而采樣所用的A/D的輸入又有限，不可能對電壓和電流量同時
- 關(guān)鍵字： 交流采樣 校準 DSP 200803
基于以太網(wǎng)的嵌入式視覺傳感器*
- 隨著計算機科學(xué)和自動控制技術(shù)的發(fā)展，視覺系統(tǒng)被廣泛用于工業(yè)檢測、生物醫(yī)學(xué)、軍事偵察等領(lǐng)域。嵌入式視覺系統(tǒng)，是將圖像的采集、處理與通信功能集成于單一相機內(nèi)，從而提供了具有多功能、模塊化、高可靠性、易于實現(xiàn)的機器視覺解決方案。同時，視覺傳感器需要通過網(wǎng)絡(luò)化設(shè)計完成控制信息、圖
- 關(guān)鍵字： CMOS圖像傳感器 DSP 以太網(wǎng) 圖像采集 200803
針對低成本視頻和DSP 系統(tǒng)開發(fā) Xilinx再推兩款XtremeDSP 開發(fā)平臺
- XtremeDSP DSP入門套件 XtremeDSP視頻入門套件 3月12日，北京 －全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司（ Xilinx, Inc. (NASDAQ: XLNX) ）今天宣布推出兩款XtremeDSP開發(fā)平臺：XtremeDSP視頻入門套件以及XtremeDSP DSP入門套件，分別用于低成本視頻開發(fā)和基于Spartan-3A DSP FPGA的DSP系統(tǒng)開發(fā)。這兩個開發(fā)平臺都基于Spartan?-3A DSP FPGA。 XtremeDSP視頻入門套件是為需要低
- 關(guān)鍵字： DSP
定點DSP C55X實現(xiàn)浮點相關(guān)運算
- 引 言 DSP結(jié)構(gòu)可以分為定點和浮點型兩種。其中，定點型DSP可以實現(xiàn)整數(shù)、小數(shù)和特定的指數(shù)運算，它具有運算速度快、占用資源少、成本低等特點;靈活地使用定點型DSP進行浮點運算能夠提高運算的效率。目前對定點DSP結(jié)構(gòu)支持下的浮點需求也在不斷增長，主要原因是：實現(xiàn)算法的代碼往往是采用C/C++編寫，如果其中有標準型的浮點數(shù)據(jù)處理，又必須采用定點DSP器件，那么就需要將浮點算法轉(zhuǎn)換成定點格式進行運算。同時，定點DSP結(jié)構(gòu)下的浮點運算有很強的可行性，因為C語言和匯編語言分別具有可移植性強和運算效率高的
- 關(guān)鍵字： DSP
針對低成本視頻和DSP系統(tǒng)開發(fā)Xilinx再推兩款XtremeDSP開發(fā)平臺
- 賽靈思公司宣布推出兩款XtremeDSP開發(fā)平臺：XtremeDSP視頻入門套件以及XtremeDSP DSP入門套件，分別用于低成本視頻開發(fā)和基于Spartan-3A DSP FPGA的DSP系統(tǒng)開發(fā)。這兩個開發(fā)平臺都基于Spartan -3A DSP FPGA。 XtremeDSP視頻入門套件是為需要低成本和高性能視頻處理的視頻應(yīng)用而提供的完整開發(fā)平臺。這一新套件為視頻應(yīng)用開發(fā)人員提供了加快開發(fā)過程所需要的一切，包括強大的視頻專用IP、參考設(shè)計、XtremeDSP和賽靈思嵌入式處理開發(fā)工具，
- 關(guān)鍵字： 賽靈思 DSP
利用FPGA進行高速可變周期脈沖發(fā)生器設(shè)計
- 1 概括 要求改變脈沖周期和輸出脈沖個數(shù)的脈沖輸出電路模塊在許多工業(yè)領(lǐng)域都有運用。采用數(shù)字器件設(shè)計周期和輸出個數(shù)可調(diào)節(jié)的脈沖發(fā)生模塊是方便可行的。為了使之具有高速、靈活的優(yōu)點，本文采用atelra公司的可編程芯片F(xiàn)PGA設(shè)計了一款周期和輸出個數(shù)可變的脈沖發(fā)生器。經(jīng)過板級調(diào)試獲得良好的運行效果。 2 總體設(shè)計思路 脈沖的周期由高電平持續(xù)時間與低電平持續(xù)時間共同構(gòu)成，為了改變周期，采用兩個計數(shù)器來分別控制高電平持續(xù)時間和低電平持續(xù)時間。計數(shù)器采用可并行加載初始值的n位減法計數(shù)器。設(shè)定：當
- 關(guān)鍵字： FPGA
一種基于A／D和DSP的高速數(shù)據(jù)采集技術(shù)
- 摘要 雷達接收機將雷達回波信號變成中頻信號，數(shù)字信號處理系統(tǒng)對中頻信號采樣和處理。本文介紹一種基于A/D和DSP的中頻信號采集技術(shù);給出數(shù)據(jù)采集系統(tǒng)的原理和框圖，并對A/D與DSP的接口電路進行分析。用FIFO作為兩者之間的接口效果很好;DSP通過CPLD對采樣時序進行控制，可增強系統(tǒng)的靈活性。 關(guān)鍵詞 A/D DSP 高速數(shù)據(jù)采集 FIFO 中頻信號分為和差兩路，高速A/D與DSP組成的數(shù)據(jù)采集系統(tǒng)要分別對這兩路信號進行采集。對于兩路數(shù)據(jù)采集電路，A/D與DSP的接口連接是一樣的。兩個A
- 關(guān)鍵字： A/D DSP 高速數(shù)據(jù)采集 FIFO
fpga+dsp介紹
您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
fpga+dsp電路
fpga+dsp相關(guān)帖子
fpga+dsp資料下載
fpga+dsp專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473