fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

DSP在無(wú)線傳感系統(tǒng)中的應(yīng)用

　　1. 引言　　在現(xiàn)代信息社會(huì)中，目標(biāo)辨識(shí)已經(jīng)得到了廣泛的應(yīng)用。例如超市中貨物的識(shí)別、圖書館中書刊的識(shí)別、銀行磁卡等都是目標(biāo)識(shí)別系統(tǒng)應(yīng)用的實(shí)例。尤其是近年來(lái)，自動(dòng)識(shí)別方法在許多服務(wù)領(lǐng)域、在貨物銷售與后勤分配方面、在商業(yè)部門、在生產(chǎn)企業(yè)和材料流通領(lǐng)域、在智能交通管理等方面得到了快速的普及和推廣。　　在幾年前，條形碼——紙帶在識(shí)別系統(tǒng)領(lǐng)域引起了一場(chǎng)革命并得到了廣泛的認(rèn)同與應(yīng)用。但是隨著現(xiàn)代社會(huì)的發(fā)展，這種技術(shù)在越來(lái)越多的情況下不能滿足人們的需求了。條形碼雖然便宜，但它的不足之處在于存儲(chǔ)能力小以及不能
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP 無(wú)線傳感嵌入式無(wú)線網(wǎng)絡(luò)

Stratix II FPGA系統(tǒng)電源設(shè)計(jì)

基于MAX1951的諸多特點(diǎn)，本文給出了采用該器件為Stratix II FPGA系統(tǒng)供電以降低其功耗的設(shè)計(jì)方案。
關(guān)鍵字：電源設(shè)計(jì) 系統(tǒng) FPGA II Stratix

基于VxWorks的多DSP系統(tǒng)的多任務(wù)程序設(shè)計(jì)

　　近年來(lái)，計(jì)算機(jī)產(chǎn)品的應(yīng)用領(lǐng)域越來(lái)越廣，數(shù)字信號(hào)處理器的發(fā)展表現(xiàn)得尤為明顯。DSP芯片制造商和DSP板開發(fā)商利用自身的優(yōu)勢(shì)不斷開發(fā)出多DSP結(jié)構(gòu)的產(chǎn)品來(lái)滿足這種需求。通常的DSP設(shè)備是與嵌入式系統(tǒng)相結(jié)合，來(lái)實(shí)時(shí)地完成某一特定任務(wù)。隨著信號(hào)采集速度和處理速度的要求越來(lái)越高，許多領(lǐng)域都需要進(jìn)行多處理器運(yùn)算，其中包括醫(yī)學(xué)、圖像處理、軍事、工業(yè)控制、電信等許多領(lǐng)域。多處理器系統(tǒng)可以根據(jù)所需實(shí)現(xiàn)的功能和處理器的性能來(lái)調(diào)節(jié)處理結(jié)點(diǎn)的數(shù)目，使系統(tǒng)達(dá)到最佳的性能價(jià)格比。　　實(shí)際上，只有從芯片開始仔細(xì)設(shè)計(jì)，才能方便
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) VxWorks DSP 嵌入式

Altera宣布其Cyclone III FPGA提供對(duì)EtherCAT IP支持

　　Altera公司日前宣布為EtherCAT技術(shù)協(xié)會(huì)的EtherCAT協(xié)議提供知識(shí)產(chǎn)權(quán)(IP)支持。此前IP是針對(duì)Cyclone® II器件，現(xiàn)在將針對(duì)Altera新的低成本、低功耗Cyclone III FPGA。　　EtherCAT技術(shù)協(xié)會(huì)執(zhí)行總監(jiān)Martin Rostan說(shuō)：“在競(jìng)爭(zhēng)非常激烈的工廠自動(dòng)化設(shè)備市場(chǎng)上，企業(yè)正在尋找能夠迅速突出產(chǎn)品優(yōu)勢(shì)的新功能和特性。Cyclone III FPGA實(shí)現(xiàn)對(duì)EtherCAT的支持，使設(shè)計(jì)人員能夠以高性價(jià)比方式，輕松加入實(shí)時(shí)以太網(wǎng)功能?！? 　　
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Altera FPGA Cyclone EtherCAT IP 嵌入式

利用FPGA實(shí)現(xiàn)UART的設(shè)計(jì)

引言　　隨著計(jì)算機(jī)技術(shù)的發(fā)展和廣泛應(yīng)用，尤其是在工業(yè)控制領(lǐng)域的應(yīng)用越來(lái)越廣泛，計(jì)算機(jī)通信顯的尤為重要。串行通信雖然使設(shè)備之間的連線大為減少，但隨之帶來(lái)串／并轉(zhuǎn)換和位計(jì)數(shù)等問題，這使串行通信技術(shù)比并行通信技術(shù)更為復(fù)雜。串／并轉(zhuǎn)換可用軟件實(shí)現(xiàn)，也可用硬件實(shí)現(xiàn)。用軟件實(shí)現(xiàn)串行傳送大多采用循環(huán)移位指令將一個(gè)字節(jié)由高位到低位(或低位到高位)一位一位依次傳送，這種方法雖然簡(jiǎn)單但速度慢，而且大量占用CPU的時(shí)間，影響系統(tǒng)的性能。更為方便的實(shí)現(xiàn)方法是用硬件，目前微處理器串行接口常用的LSI 芯片是UART(通用異
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA UART 嵌入式

降低FPGA功耗的設(shè)計(jì)

　　使用這些設(shè)計(jì)技巧和ISE功能分析工具來(lái)控制功耗　　新一代 FPGA的速度變得越來(lái)越快，密度變得越來(lái)越高，邏輯資源也越來(lái)越多。那么如何才能確保功耗不隨這些一起增加呢？很多設(shè)計(jì)抉擇可以影響系統(tǒng)的功耗，這些抉擇包括從顯見的器件選擇到細(xì)小的基于使用頻率的狀態(tài)機(jī)值的選擇等。　　為了更好地理解本文將要討論的設(shè)計(jì)技巧為什么能夠節(jié)省功耗，我們先對(duì)功耗做一個(gè)簡(jiǎn)單介紹。　　功耗包含兩個(gè)因素：動(dòng)態(tài)功耗和靜態(tài)功耗。動(dòng)態(tài)功耗是指對(duì)器件內(nèi)的容性負(fù)載充放電所需的功耗。它很大程度上取決于頻率、電壓和負(fù)載
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 功耗嵌入式

利用Virtex-5 SXT的高性能DSP解決方案

Xilinx Virtex-5 SXT FPGA 平臺(tái)提供了獨(dú)特的單芯片解決方案，充分利用大規(guī)模并行計(jì)算達(dá)到超高性能，同時(shí)將功耗降到最低。
關(guān)鍵字： Virtex SXT DSP 性能

擴(kuò)頻通信系統(tǒng)的FPGA實(shí)現(xiàn)

　　擴(kuò)頻通信自上世紀(jì)50年代中期被美國(guó)軍方開始研究以來(lái)，一直為軍事通信所獨(dú)占，廣泛應(yīng)用于軍事通信、電子對(duì)抗以及導(dǎo)航、測(cè)量等各個(gè)領(lǐng)域。進(jìn)入上世紀(jì)90年代以后，擴(kuò)頻通信又開始向各種民用通信領(lǐng)域發(fā)展，典型的如CDMA和GPS等。應(yīng)用最廣的是直接序列擴(kuò)頻方式(DSSS)。它是將待傳送的信息數(shù)據(jù)被偽隨機(jī)碼調(diào)制，實(shí)現(xiàn)頻譜擴(kuò)展后再傳輸，接收端則采用相同的編碼進(jìn)行解調(diào)及相關(guān)處理，恢復(fù)原始信息數(shù)據(jù)。　　本文采用VHDL語(yǔ)言、Altera公司的集成開發(fā)環(huán)境QuartusII 6.0和Cyclone系列芯片EPlC3T14
關(guān)鍵字：通訊無(wú)線網(wǎng)絡(luò) FPGA 無(wú)線通信

利用 Virtex-5 SXT 的高性能 DSP 解決方案

　　二十多年來(lái)，F(xiàn)PGA 為世人提供了最靈活、適應(yīng)性極強(qiáng)、快速的設(shè)計(jì)環(huán)境。早期的 DSP 設(shè)計(jì)人員發(fā)現(xiàn)，可將一種可再編程的門海用于數(shù)字信號(hào)處理。如果把內(nèi)置到 FPGA 架構(gòu)中的乘法器、加法器和累加單元結(jié)合起來(lái)，就可以利用大規(guī)模并行計(jì)算實(shí)現(xiàn)有效的濾波器算法。　　在未加工頻率性能方面的損失，通過(guò)并行計(jì)算得到了彌補(bǔ)，而且得遠(yuǎn)大于失，可謂“失之東隅，收之桑榆”；由此獲得的 DSP 帶寬完全可與替代方案媲美。隨著時(shí)間的推移，乘法器和加法器的實(shí)施越來(lái)越高效。1998 年，Xilinx 順理成章推出了第一個(gè)集成于
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP Virtex-5 嵌入式

基于DSP的TETRA話音編碼設(shè)計(jì)與實(shí)現(xiàn)

本文主要介紹了該系統(tǒng)中話音編碼算法，并討論了其在DSP上實(shí)現(xiàn)的具體流程。
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 編碼話音 DSP TETRA 基于

基于DSP的簡(jiǎn)單、經(jīng)濟(jì)、實(shí)用的無(wú)功補(bǔ)償器設(shè)計(jì)

介紹了應(yīng)用在風(fēng)力發(fā)電機(jī)組電控系統(tǒng)中無(wú)功補(bǔ)償控制器的研制，此控制器實(shí)現(xiàn)基于DSP的對(duì)電網(wǎng)電壓和從發(fā)電機(jī)流出的電流快速、準(zhǔn)確的檢測(cè)
關(guān)鍵字：無(wú)功補(bǔ)償設(shè)計(jì) 實(shí)用經(jīng)濟(jì) DSP 簡(jiǎn)單基于

快速實(shí)現(xiàn)基于FPGA的脈動(dòng)FIR濾波器

引言　　目前，用FPGA(現(xiàn)場(chǎng)可編程門陣列)實(shí)現(xiàn)FIR(有限沖擊響應(yīng))濾波器的方法大多利用FPGA中LUT(查找表)的特點(diǎn)采用DA(分布式算法)或CSD碼等方法，將乘加運(yùn)算操作轉(zhuǎn)化為位與、加減和移位操作。這些結(jié)構(gòu)需要占用器件較多的LE(邏輯元件)資源，設(shè)計(jì)周期長(zhǎng)，工作頻率低，實(shí)時(shí)性差。本文提出一種基于Stratix系列FPGA器件的新的實(shí)時(shí)高速脈動(dòng)FIR濾波器的快速實(shí)現(xiàn)方法。利用FGPA集成的DSP(數(shù)字信號(hào)處理器)乘加模塊定制卷積運(yùn)算單元，利用VHDL(甚高速集成電路硬件描述語(yǔ)言)元件例化語(yǔ)句快
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 脈動(dòng)FIR濾波器嵌入式

采用FPGA的圖像采集卡的設(shè)計(jì)

　　現(xiàn)代化生產(chǎn)和科學(xué)研究對(duì)視頻圖像采集系統(tǒng)的要求日益提高。傳統(tǒng)的圖像采集卡速度慢、處理功能簡(jiǎn)單、采用分立元件、電路非常復(fù)雜；而且可靠性差、不易調(diào)試、不能很好地滿足特殊要求。FPGA(現(xiàn)場(chǎng)可編程門陣列)是專用集成電路中集成度最高的一種，用戶可對(duì)FPGA內(nèi)部的邏輯模塊和I／O模塊重新配置，以實(shí)現(xiàn)用戶所需邏輯功能。用戶對(duì)FPGA的編程數(shù)據(jù)放入芯片，通過(guò)上電加載到FPGA中，對(duì)其進(jìn)行初始化；也可在線對(duì)其編程，實(shí)現(xiàn)系統(tǒng)在線重構(gòu)?；贔PGA技術(shù)的圖像采集主要是通過(guò)集成的FPGA開發(fā)板，使用軟件編程把圖像的采集控制程
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 圖像采集卡嵌入式

利用Virtex-5 FPGA降低功耗

在本文中，我將分析功耗降低所帶來(lái)的好處。還將介紹 Virtex-5 器件中所使用的多種技術(shù)和結(jié)構(gòu)上的革新，它們能提供功耗最低的解決方案，并且不會(huì)在性能上有任何折扣。
關(guān)鍵字： Virtex FPGA 低功耗

TI最高性能浮點(diǎn)DSP助寶利通最新SoundStructure語(yǔ)音會(huì)議解決方案

　　日前，德州儀器宣布供應(yīng)商寶利通將在其最新推出的 SoundStructure 系列產(chǎn)品中采用 TI 浮點(diǎn) DSP，實(shí)現(xiàn)語(yǔ)音會(huì)議技術(shù)更上層樓。SoundStructure 是一種安裝型音頻解決方案，實(shí)現(xiàn)了極高的語(yǔ)音清晰度與全面的立體聲回聲抵消功能，非常適合會(huì)議室、教室與遠(yuǎn)程再現(xiàn)會(huì)議環(huán)境。SoundStructure 充分發(fā)揮 TI 高性能浮點(diǎn) DSP TMS320C6727 提供的高精度、高速度與高性能優(yōu)勢(shì)，能夠執(zhí)行高強(qiáng)度的音頻處理與動(dòng)態(tài)處理任務(wù)，實(shí)現(xiàn)更自然、更逼真的會(huì)議體驗(yàn)。　　隨著越來(lái)越多的遠(yuǎn)
關(guān)鍵字： TI 模擬技術(shù) 電源技術(shù) DSP 模擬IC 電源