fpga-ask 文章進(jìn)入fpga-ask技術(shù)社區(qū)

賽靈思同時(shí)推出六大領(lǐng)域優(yōu)化開(kāi)發(fā)套件

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc.)日前宣布，作為公司目標(biāo)設(shè)計(jì)平臺(tái)最新一步的發(fā)展，賽靈思同時(shí)推出六大領(lǐng)域優(yōu)化開(kāi)發(fā)套件。目標(biāo)設(shè)計(jì)平臺(tái)是賽靈思公司幫助開(kāi)發(fā)人員在FPGA 設(shè)計(jì)時(shí)專注于產(chǎn)品創(chuàng)新與差異化的創(chuàng)新理念。這些面向Virtex-6 和 Spartan-6 系列的開(kāi)發(fā)平臺(tái)可大幅縮短實(shí)現(xiàn)最佳系統(tǒng)性能所需的時(shí)間，同時(shí)還確保片上系統(tǒng) (SoC) 開(kāi)發(fā)階段的低功耗水平。這些最新套件主要針對(duì)嵌入式處理、DSP，以及構(gòu)建要求高速串行連接功能的系統(tǒng)，為設(shè)計(jì)團(tuán)隊(duì)提供了專門針對(duì)設(shè)計(jì)流程而精
關(guān)鍵字： Xilinx 開(kāi)發(fā)套件 Virtex FPGA

Altera 推出其面向 Stratix IV FPGA 的最新開(kāi)發(fā)套件

　　Altera 公司今天宣布推出其面向 Stratix?IV FPGA 的最新開(kāi)發(fā)套件。Stratix IV E FPGA 開(kāi)發(fā)套件具有業(yè)界最高密度、最高性能的 FPGA。該套件為用戶提供了全面的設(shè)計(jì)環(huán)境，其中包括迅速開(kāi)始其高密度原型產(chǎn)品設(shè)計(jì)所需的硬件和軟件。　　Stratix IV E FPGA 開(kāi)發(fā)套件基于高性能、高密度的 Stratix IV EP4SE530 FPGA。該 FPGA 具有 530K 邏輯元件 (LE)，比當(dāng)前市場(chǎng)上同類競(jìng)爭(zhēng)產(chǎn)品的 FPGA 性能平均高 25%。S
關(guān)鍵字： Altera Stratix FPGA

基于ADC和FPGA脈沖信號(hào)測(cè)量設(shè)計(jì)

　0引言　　測(cè)頻和測(cè)脈寬現(xiàn)在有多種方法。通常基于MCU的信號(hào)參數(shù)測(cè)量，由于其MCU工作頻率很低，所以能夠達(dá)到的精度也比較低，而基于AD10200和FPGA的時(shí)域測(cè)量精度往往可達(dá)10 ns，頻率測(cè)量精度在100 kHz以內(nèi)。適應(yīng)信號(hào)
關(guān)鍵字： FPGA ADC 脈沖信號(hào) 測(cè)量

基于FPGA的高速數(shù)字相關(guān)器設(shè)計(jì)

　摘要：在數(shù)字通信的數(shù)據(jù)傳輸過(guò)程中，需要保持?jǐn)?shù)據(jù)在傳輸過(guò)程中的同步，因此要在數(shù)據(jù)傳輸過(guò)程中插入幀同步字進(jìn)行檢測(cè)，從而有效避免發(fā)送數(shù)據(jù)和接收數(shù)據(jù)在傳輸過(guò)程中出現(xiàn)的異步問(wèn)題。文中提出了一種采用流水線技術(shù)、
關(guān)鍵字： FPGA 高速數(shù)字

基于802．16d的定時(shí)同步算法改進(jìn)及FPGA實(shí)現(xiàn)

0 引言
WiMAX ( Wordwide Interoperability for Mi－crowave Access)是代表空中接口滿足IEEE 802．16標(biāo)準(zhǔn)的寬帶無(wú)線通信系統(tǒng)。其中IEEE標(biāo)準(zhǔn)在2004年定義了空中接口的物理層(PHY)，即802．16d協(xié)議。該協(xié)議規(guī)定數(shù)
關(guān)鍵字： FPGA 802 16d 定時(shí)同步算法

基于FPGA和DDS的信號(hào)源設(shè)計(jì)

基于FPGA和DDS的信號(hào)源設(shè)計(jì),1 引言
直接數(shù)字頻率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽樣定理理論和現(xiàn)代器件生產(chǎn)技術(shù)發(fā)展的一種新的頻率合成技術(shù)。與第二代基于鎖相環(huán)頻率合成技術(shù)相比，DDS具有頻率切換時(shí)間短、頻率分辨率
關(guān)鍵字：設(shè)計(jì) 信號(hào)源 DDS FPGA 基于 FPGA，DDS，Verilog HDL

基于FPGA的磁浮軸承控制系統(tǒng)研究

0 引言
磁浮軸承(Magnetic Bearing)是以磁性力完全非接觸式支持旋轉(zhuǎn)體的軸承，其廣義上的定義是可支持直線運(yùn)動(dòng)物體的軸承及局部有機(jī)械性接觸的軸承。其作用原理是借磁場(chǎng)感應(yīng)產(chǎn)生的磁浮力來(lái)抵抗重力場(chǎng)及轉(zhuǎn)軸運(yùn)
關(guān)鍵字：控制系統(tǒng) 研究軸承磁浮 FPGA 基于 FPGA

基于對(duì)EPCS在線編程的FPGA可重構(gòu)方法

0 引言
可重構(gòu)體系結(jié)構(gòu)已經(jīng)成為FPGA系統(tǒng)開(kāi)發(fā)的研究熱點(diǎn)，并已有許多令人矚目的研究成果及產(chǎn)品應(yīng)用。FPGA可重構(gòu)的應(yīng)用為用戶提供了方便的系統(tǒng)升級(jí)模式，同時(shí)也實(shí)現(xiàn)了基于相同硬件系統(tǒng)的不同工作模式功能。在當(dāng)
關(guān)鍵字： EPCS FPGA 編程可重構(gòu)

采用FPGA實(shí)現(xiàn)100G光傳送網(wǎng)

供應(yīng)商、企業(yè)以及服務(wù)提供商認(rèn)為100G系統(tǒng)最終會(huì)在市場(chǎng)上得到真正實(shí)施。推動(dòng)其實(shí)施的主要力量是用戶持續(xù)不斷的寬帶需求。各種標(biāo)準(zhǔn)組織正在制定傳送網(wǎng)和以太網(wǎng)以及光接口100G標(biāo)準(zhǔn)。對(duì)于希望在標(biāo)準(zhǔn)發(fā)布之前，先期設(shè)計(jì)
關(guān)鍵字： FPGA 100G 光傳送網(wǎng)

采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

引言在全球競(jìng)爭(zhēng)和經(jīng)濟(jì)因素環(huán)境下，當(dāng)今高技術(shù)產(chǎn)品利潤(rùn)和銷售在不斷下滑，工程設(shè)計(jì)團(tuán)隊(duì)在向市場(chǎng)推出低成本產(chǎn)品方面承受了很大的壓力。新產(chǎn)品研發(fā)面臨兩種不同的系統(tǒng)挑戰(zhàn)：利用最新的技術(shù)和功能開(kāi)發(fā)全新的產(chǎn)品，或者采
關(guān)鍵字： FPGA 功耗系統(tǒng)

充分發(fā)揮FPGA浮點(diǎn)IP內(nèi)核的優(yōu)勢(shì)

最近出現(xiàn)的 FPGA設(shè)計(jì)工具和 IP有效減少了計(jì)算占用的資源，大大簡(jiǎn)化了浮點(diǎn)數(shù)據(jù)通路的實(shí)現(xiàn)。而且，與數(shù)字信號(hào)處理器不同， FPGA能夠支持浮點(diǎn)和定點(diǎn)混合工作的 DSP數(shù)據(jù)通路，實(shí)現(xiàn)的性能超過(guò)了 100 GFLOPS。在所有信
關(guān)鍵字： FPGA 浮點(diǎn) IP內(nèi)核

基于FPGA的二次群分接器的結(jié)構(gòu)分析及實(shí)現(xiàn)

1．引言為了提高傳輸速率，擴(kuò)大通信容量，減少信道數(shù)量，通常把多路信號(hào)復(fù)用成一路信號(hào)進(jìn)行傳輸。在多種復(fù)...
關(guān)鍵字： FPGA 二次群分接器實(shí)現(xiàn) 應(yīng)用

基于FPGA的2M誤碼測(cè)試儀設(shè)計(jì)

0 引言
無(wú)論是何種通信新業(yè)務(wù)的推出和運(yùn)營(yíng)，都離不開(kāi)強(qiáng)力有效且高可靠的傳輸系統(tǒng)。隨之而帶來(lái)的問(wèn)題就是如何對(duì)系統(tǒng)的傳輸質(zhì)量進(jìn)行測(cè)量和保證。
誤碼測(cè)試儀是一種能夠測(cè)量和保證傳輸質(zhì)量的智能化儀器，該
關(guān)鍵字： FPGA 2M誤碼試儀設(shè)計(jì)

基于FPGA的PCI總線接口硬件調(diào)試策略

0 引言
在FPGA的設(shè)計(jì)流程中，完成設(shè)計(jì)輸入以及成功綜合、布局布線，只能說(shuō)明設(shè)計(jì)符合一定的語(yǔ)法規(guī)范，而并不能保證其滿足設(shè)計(jì)人員對(duì)功能的要求，因而需要通過(guò)仿真對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證。仿真驗(yàn)證的目的是為了發(fā)現(xiàn)設(shè)
關(guān)鍵字： FPGA PCI 總線接口硬件調(diào)試

FPGA與ADSP TS201的總線接口設(shè)計(jì)

在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)的應(yīng)用越來(lái)越廣泛。ADI公司的
關(guān)鍵字： FPGA ADSP 201 TS