色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga-ask

          FPGA的可重構(gòu)測控系統(tǒng)應用設計的研究

          • 1可重構(gòu)測控系統(tǒng)的提出測控系統(tǒng)一般是指基于計算機實現(xiàn)數(shù)據(jù)采集和控制的系統(tǒng)。測控系統(tǒng)在工業(yè)現(xiàn)場控制、家...
          • 關(guān)鍵字: FPGA  測控系統(tǒng)  應用設計  

          千兆位無源光網(wǎng)絡(07-100)

          •   在2005年,F(xiàn)SAN(全業(yè)務接入網(wǎng))組商定了千兆位無源光網(wǎng)絡(GPON)規(guī)范(見圖1)。此規(guī)范建立了語音、數(shù)據(jù)和視頻具有成本效益的遞交過程,這包括遞交到終端用戶的服務質(zhì)量?!甪irst mile’接入技術(shù)采用光纖連接(光纖到用戶系統(tǒng)連接)可增加寬帶內(nèi)容選擇。GPON很可能超過以太網(wǎng)無源光網(wǎng)絡成為未來光網(wǎng)絡的選擇。
          • 關(guān)鍵字: FSAN  GPON  FPGA  

          SERDES的FPGA實現(xiàn)(07-100)

          •   芯片功能的增加和數(shù)據(jù)吞吐量的要求,促使芯片行業(yè)從較低數(shù)據(jù)率的并行連接,轉(zhuǎn)向較高速度的串行連接。SERDES(Serializer-Dese rializer,)是經(jīng)高速差分對,而不是經(jīng)較低速度的并行總線傳輸串行化的數(shù)據(jù)。一個實例是用單個PCI-Express通道,替代傳統(tǒng)的32位、64MHz PCI總線(可達到2.112Gb/s),僅用4條線(運行在2.5GHz),可達到4Gb/s總數(shù)據(jù)率。簡言之,SERDES協(xié)議允許用較少的引腳數(shù)傳輸較高的數(shù)據(jù)率。
          • 關(guān)鍵字: SERDES  FPGA  

          適合無線應用的FPGA(07-100)

          •   大量出現(xiàn)的無線應用具有嚴格的功耗設計要求和低價格。除功耗和低價設計任務外,還有高數(shù)據(jù)率要求和符合行業(yè)標準。系統(tǒng)設計師也需要保證最后產(chǎn)品的高性能和靈活性。
          • 關(guān)鍵字: IF  FPGA  OFDMA  WiMAX  

          無線基站中的FPGA和DSP組合(07-100)

          •   FPGA和DSP之間的“智能配分”可使無線系統(tǒng)設計師獲得最佳性能組合和成本——效能。應用DSP和FPGA組合可使成本降低。對于無線基站,組合有DSP可編程邏輯的系統(tǒng)配分,可促使更大的產(chǎn)品設計和市場成功率。
          • 關(guān)鍵字: FPGA  DSP  

          基于模糊控制的遲早門同步器及其FPGA實現(xiàn)

          • 在數(shù)字通信系統(tǒng)中,必須以符號速率對解調(diào)器的輸出進行周期性地采樣.為此,接收器需要一個采樣時鐘信號,這個時鐘信號的頻率和符號速率相等,相位則必須保證采樣時刻是最佳的.在接收器中獲得這個采樣時鐘的過程被稱為符號
          • 關(guān)鍵字: FPGA  模糊控制  同步器    

          如何發(fā)現(xiàn)并解決FPGA設計中的時序問題

          • 耗費數(shù)月精力做出的設計卻無法滿足時序要求,這確實非常令人傷心。然而,試圖正確地對設計進行約束以保證滿足時序要求的過程幾乎同樣令人費神。找到并確定時序約束本身通常也是非常令人頭痛的問題。時序問題的惱人之
          • 關(guān)鍵字: FPGA  發(fā)現(xiàn)  時序    

          PCB版圖設計DD基于高速FPGA的PCB設計技術(shù)

          • 如果高速PCB設計能夠像連接原理圖節(jié)點那樣簡單,以及像在計算機顯示器上所看到的那樣優(yōu)美的話,那將是一件多么美好的事情。然而,除非設計師初入PCB設計,或者是極度的幸運,實際的PCB設計通常不像他們所從事的電路設
          • 關(guān)鍵字: PCB  FPGA  版圖設計  設計技術(shù)    

          基于FPGA的防盜定位追蹤系統(tǒng)(08-100)

          •   雖然現(xiàn)在市面上有很多類似的基于GPS的防盜系統(tǒng),但并不能很好地實現(xiàn)防盜和丟失后找回功能。本作品利用Spartan-3E開發(fā)板彌補了以上缺陷。系統(tǒng)由防盜目標終端和尋找指引終端組成。兩終端均基于FPGA設計實現(xiàn)。當裝有防盜目標終端的物品丟失后,防盜目標終端將其所在經(jīng)緯度位置信息加密并發(fā)送給尋找指引終端,指引終端解密該信息并計算出與目標終端的相對位置并通知用戶,從而最大限度地幫助人們找回丟失的物品的同時也保證了傳送信息的安全。
          • 關(guān)鍵字: GSM  FPGA  定位追蹤  

          高可靠FPGA通信系統(tǒng)(08-100)

          • 本作品主要目的在于針對ZigBee無線傳感器網(wǎng)絡中中心節(jié)點到控制中心的信息通信過程中存在的信息泄露和安全隱患,自行設計一套可移動基于FPGA平臺的高可靠通信系統(tǒng)。在獨立開發(fā)的基于CC2430芯片的無線傳感器星型網(wǎng)絡中,無線網(wǎng)絡節(jié)點與Spartan平臺進行信息交互,其中端到端的數(shù)據(jù)傳輸均實現(xiàn)AES加密。中心節(jié)點的服務器對有線網(wǎng)絡進行實時安全監(jiān)測,當網(wǎng)絡中存在危險情況時通過GSM報警,由此實現(xiàn)了高可靠的網(wǎng)絡通信保障環(huán)境。
          • 關(guān)鍵字: ZigBee  FPGA  加密  

          40nm FPGA搶灘登陸 ASIC尚能飯否

          • ??????? “我們新的管理團隊大部分人來自ASIC公司。”在Xilinx二十五周年慶典之時,Xilinx全球副總裁湯立人風趣的說道,“他們也是因為看到了ASIC已達到局限性,因此決定‘棄暗投明’了?!? ????????繼Altera于2008年底發(fā)布了首款基于40-nm技術(shù)的FPG
          • 關(guān)鍵字: FPGA  40nm  ASIC   

          高可靠FPGA通信系統(tǒng)

          • 1 系統(tǒng)設計  在工業(yè)控制領(lǐng)域,利用ZigBee和傳感器網(wǎng)絡,使得數(shù)據(jù)的自動采集、分析和處理變得更加容易,作為決策輔助系統(tǒng)的重要組成部分,ZigBee無線傳感器網(wǎng)絡在無線數(shù)據(jù)采集及監(jiān)控等領(lǐng)域得到了廣泛應用。無線傳感
          • 關(guān)鍵字: FPGA  通信系統(tǒng)    

          基于FPGA的數(shù)字解擴解調(diào)模塊設計及實現(xiàn)

          • 1引 言擴頻通信系統(tǒng)是將基帶信號的頻譜擴展到很寬的頻帶上,然后進行傳輸,通過增大頻帶寬度來提高信噪比的一種系統(tǒng)。由于擴頻系統(tǒng)具有抗干擾能力強、保密性高、截獲概率低、多址復用和任意選址等優(yōu)點,在移動通信等
          • 關(guān)鍵字: FPGA  數(shù)字  解調(diào)  模塊設計    

          用內(nèi)部邏輯分析儀調(diào)試FPGA(08-100)

          •   進行硬件設計的功能調(diào)試時,F(xiàn)PGA的再編程能力是關(guān)鍵的優(yōu)點。CPLD和FPGA早期使用時,如果發(fā)現(xiàn)設計不能正常工作,工程師就使用“調(diào)試鉤”的方法。先將要觀察的FPGA內(nèi)部信號引到引腳,然后用外部的邏輯分析儀捕獲數(shù)據(jù)。然而當設計的復雜程度增加時,這個方法就不再適合了,其中有幾個原因。第一是由于FPGA的功能增加了,而器件的引腳數(shù)目卻緩慢地增長。因此,可用邏輯對I/O的比率減小了,參見圖1。此外,設計很復雜時,通常完成設計后只有幾個空余的引腳,或者根本就沒有空余的引腳能用于調(diào)試。
          • 關(guān)鍵字: 萊迪思  FPGA  邏輯分析儀  

          提升創(chuàng)造力的數(shù)字設計工具:FPGA Editor(08-100)

          •   工程師在設計過程中,經(jīng)常需要一定的創(chuàng)造力(不妨稱之為數(shù)字管道膠帶)才能夠保證設計的順利完成。過去8年時間里,我曾經(jīng)目睹許多優(yōu)秀工程師利用這一方法出色地完成了許多工作,而他們采用的最主要工具就是FPGA Editor。
          • 關(guān)鍵字: 賽靈思  FPGA Editor  
          共6402條 365/427 |‹ « 363 364 365 366 367 368 369 370 371 372 » ›|

          fpga-ask介紹

          您好,目前還沒有人創(chuàng)建詞條fpga-ask!
          歡迎您創(chuàng)建該詞條,闡述對fpga-ask的理解,并與今后在此搜索fpga-ask的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473