fpga-nios 文章進(jìn)入fpga-nios技術(shù)社區(qū)

FPGA和EZ-USB FX2在采集圖像數(shù)據(jù)中的應(yīng)用

摘要：利用FPGA和EZ_15SB FX2(CY7C68013)將MT9M112(Sensor)數(shù)據(jù)準(zhǔn)確無損地傳給PC機(jī)。方案使用CY7C68013控制器工作在Slave FIFO從機(jī)方式，用Verilog HDL語言在FPGA中產(chǎn)生相應(yīng)的控制信號(hào)，最終實(shí)現(xiàn)對(duì)數(shù)據(jù)的快速傳輸，
關(guān)鍵字： EZ-USB FPGA FX2 采集

單精度浮點(diǎn)加法器的FPGA實(shí)現(xiàn)

摘要：在FPGA上實(shí)現(xiàn)單精度浮點(diǎn)加法器的設(shè)計(jì)，通過分析實(shí)數(shù)的IEEE 754表示形式和IEEE 754單精度浮點(diǎn)的存儲(chǔ)格式，設(shè)計(jì)出一種適合在FPGA上實(shí)現(xiàn)單精度浮點(diǎn)加法運(yùn)算的算法處理流程，依據(jù)此算法處理流程劃分的各個(gè)處理模塊
關(guān)鍵字： FPGA 精度浮點(diǎn) 加法器

20×18位符號(hào)定點(diǎn)乘法器的FPGA實(shí)現(xiàn)

摘要：在數(shù)字信號(hào)處理中經(jīng)常需要進(jìn)行乘法運(yùn)算，乘法器的設(shè)計(jì)對(duì)整個(gè)器件的性能有很大的影響，在此介紹20×18比特定點(diǎn)陣列乘法器的設(shè)計(jì)。采用基4-Booth算法和4-2壓縮的方案，并采用先進(jìn)的集成電路工藝，使用SMIC O．18
關(guān)鍵字： FPGA 符號(hào) 定點(diǎn)乘法器

Chirp函數(shù)的Nios Ⅱ嵌入式實(shí)現(xiàn)

Chirp函數(shù)的Nios Ⅱ嵌入式實(shí)現(xiàn),摘要：首先分析Chirp函數(shù)在頻域上的一般特性，提出利用FPGA的嵌入式軟核NiosⅡ處理器在嵌入式操作系統(tǒng)μC／OS－Ⅱ上實(shí)現(xiàn)Chirp的方法，即通過NiosⅡ處理器根據(jù)Chirp函數(shù)在頻域上頻率的跳變情況實(shí)時(shí)改變輸出DDS(直接數(shù)
關(guān)鍵字：實(shí)現(xiàn) 嵌入式 Nios 函數(shù) Chirp

嵌入式行業(yè)盛行低功耗和可配置

提出了嵌入式領(lǐng)域出現(xiàn)了低功耗和可配置潮流。微控制器領(lǐng)域的低功耗產(chǎn)品介紹了Microchip休眠電流低至20nA的nanoWatt XLP產(chǎn)品，以及NXP的基于Cortex-M0的LPC1100低功耗芯片。FPGA廠商 Xilinx推出了“目標(biāo)設(shè)計(jì)平臺(tái)”領(lǐng)域的專用設(shè)計(jì)方法——ISE設(shè)計(jì)套件11.1解決方案，為FPGA應(yīng)用推波助瀾。
關(guān)鍵字：嵌入式 FPGA 低功耗 20nA Cortex-M0 目標(biāo)設(shè)計(jì)平臺(tái) 200906

最佳FPGA和專用DSP

視頻和靜止圖像的普遍采用，以及可配置系統(tǒng)(如軟件無線電)日益增長(zhǎng)的需求繼續(xù)驅(qū)動(dòng)DSP應(yīng)用的擴(kuò)展。很多應(yīng)...
關(guān)鍵字： FPGA DSP

NI推出配備Xilinx FPGA技術(shù)的數(shù)字硬件

　　美國國家儀器有限公司(National Instruments，簡(jiǎn)稱NI)近日宣布推出新款電子學(xué)習(xí)設(shè)備，為高中、大學(xué)和職業(yè)學(xué)校的學(xué)生提供數(shù)字邏輯和FPGA技術(shù)方面的實(shí)際動(dòng)手經(jīng)驗(yàn)。 NI教學(xué)實(shí)驗(yàn)室虛擬儀器套件(NI ELVIS) II和NI ELVIS II+教育設(shè)計(jì)與原型平臺(tái)，集成了NI FPGA數(shù)字電路板，從而將模擬和數(shù)字設(shè)計(jì)教學(xué)集成到一個(gè)高性價(jià)比、易于使用的平臺(tái)中。如果將該FPGA數(shù)字電路板與NI ELVIS結(jié)合在一起，那么教授模擬電子和數(shù)字電子概念時(shí)，就不再需要各種獨(dú)立臺(tái)式儀器，從而節(jié)省了教學(xué)的
關(guān)鍵字： NI FPGA 數(shù)字邏輯

賽靈思CEO：可編程技術(shù)成為企業(yè)創(chuàng)新關(guān)鍵平臺(tái)

　　時(shí) 間：2009年5月20日　　地點(diǎn)：北京東方君悅大酒店　　人物：賽靈思公司總裁兼首席執(zhí)行官 Moshe Gavrielov 　　中國電子報(bào)社總編輯劉東　　半導(dǎo)體產(chǎn)業(yè)將在明年回暖　　劉東：從去年下半年開始，受產(chǎn)業(yè)周期性變化特別是國際金融危機(jī)的影響，全球半導(dǎo)體產(chǎn)業(yè)的增速普遍下滑，企業(yè)紛紛調(diào)低了對(duì)市場(chǎng)和業(yè)績(jī)的預(yù)期。從一些半導(dǎo)體公司近期披露的信息來看，全球半導(dǎo)體市場(chǎng)已經(jīng)顯示出回暖的跡象，一些市場(chǎng)調(diào)研機(jī)構(gòu)也預(yù)測(cè)半導(dǎo)體產(chǎn)業(yè)將止跌回穩(wěn)。你認(rèn)為全球半導(dǎo)體產(chǎn)業(yè)何時(shí)才能真正回暖?賽靈思今年在市
關(guān)鍵字：賽靈思 FPGA DSP

利用FPGA簡(jiǎn)化3GPP-LTE基帶開發(fā)

基帶處理信號(hào)通道是設(shè)計(jì)人員面臨的最大挑戰(zhàn)，但同時(shí)，它也為實(shí)現(xiàn)基站收發(fā)信臺(tái)的創(chuàng)新提供了絕佳機(jī)會(huì)。因此，目...
關(guān)鍵字： FPGA 3GPP-LTE基帶 LogiCOREs

消費(fèi)電子 FPGA 平臺(tái) ASIC

每年，客戶使用賽靈思的設(shè)備開發(fā)無數(shù)的新應(yīng)用。因此，如果2009年在上述所有應(yīng)用中，我們的器件使用量增加并成...
關(guān)鍵字： FPGA ASIC

賽靈思高管詳解FPGA如何加速本土自主創(chuàng)新

　2009年5月20日-21日，第十二屆中國北京國際科技產(chǎn)業(yè)博覽會(huì)“中國高新企業(yè)發(fā)展國際論壇”在北京召開，新浪財(cái)經(jīng)全程直播本次論壇。圖為賽靈思亞洲副總裁楊飛。　　楊飛：各位領(lǐng)導(dǎo)、各位來賓早上好，我很高興今天代表賽靈思公司，在這里向大家介紹“可編程邏輯技術(shù)如何實(shí)現(xiàn)中國創(chuàng)新”。　　過去30年的經(jīng)濟(jì)發(fā)展，很大程度上得益于我們IT行業(yè)的發(fā)展，這里面核心的技術(shù)是半導(dǎo)體的硬件和軟件。在今年美國國家發(fā)明家名人堂里面有幾位得獎(jiǎng)的嘉賓，一位是半導(dǎo)體的發(fā)言人，一位是摩爾
關(guān)鍵字：賽靈思 FPGA 半導(dǎo)體

Altera開始提供Stratix IV GX FPGA開發(fā)套件

　　Altera公司今天宣布，開始提供Stratix® IV GX FPGA開發(fā)套件。這一套件為加速Altera集成8.5-Gbps收發(fā)器高性能40-nm Stratix IV GX FPGA的設(shè)計(jì)開發(fā)提供硬件和軟件解決方案。該套件是設(shè)計(jì)和測(cè)試高速串行接口的理想環(huán)境，例如8通道配置的PCI Express (PCIe) Gen2等。　　Stratix IV GX FPGA開發(fā)套件提供完整的PCIe Gen2端點(diǎn)硬件設(shè)計(jì)，含有PCI-SIG兼容電路板，在Stratix IV GX FPGA中
關(guān)鍵字： Altera Stratix FPGA

安富利與賽靈思聯(lián)合啟動(dòng) X-fest 2009

　　日前，安富利集團(tuán) 安富利電子元件與賽靈思公司宣布，X-fest 2009年度技術(shù)研討會(huì)現(xiàn)已開始注冊(cè)，本次活動(dòng)將在全球36個(gè)城市為 FPGA、DSP 和嵌入式系統(tǒng)設(shè)計(jì)師提供培訓(xùn)。X-fest 技術(shù)研討會(huì)將于2009年10月開始在全球各地舉辦，2010年2月結(jié)束。而 X-fest 亞洲區(qū)的研討會(huì)將于2010年1月和2月舉行。　　X-fest 是一系列為期一天的免費(fèi)技術(shù)研討會(huì)，從采用最新 FPGA 技術(shù)的構(gòu)件到系統(tǒng)級(jí)解決方案開設(shè)多項(xiàng)培訓(xùn)課程。與會(huì)人員可了解在設(shè)計(jì)中采用最新 Xilinx Virtex(R
關(guān)鍵字：安富利 FPGA DSP 嵌入式系統(tǒng)

Altera開始發(fā)售密度最高、系統(tǒng)帶寬最大的FPGA

　　Altera公司今天宣布，開始提供業(yè)界密度最高，系統(tǒng)帶寬最大的FPGA，以滿足當(dāng)今寬帶應(yīng)用的迫切需求。Stratix® IV GT EP4S40G5和EP4S100G5 FPGA具有11.3-Gbps收發(fā)器和530K邏輯單元(LE)，是Altera 40-nm Stratix IV FPGA系列中發(fā)售給用戶的最新器件。Stratix IV GT FPGA支持下一代40G/100G技術(shù)，包括通信系統(tǒng)、高端測(cè)試設(shè)備和軍事通信系統(tǒng)中使用的40/100 Gb以太網(wǎng)(GbE)介質(zhì)訪問控制器(MAC)、光
關(guān)鍵字： Altera FPGA Stratix

高速FPGA系統(tǒng)的信號(hào)完整性測(cè)試和分析

1. 引言隨著FPGA的設(shè)計(jì)速度和容量的明顯增長(zhǎng)，當(dāng)前流行的FPGA芯片都提供高速總線，例如DDR內(nèi)存總線，PCI-X總線、SPI總線；針對(duì)超高速的數(shù)據(jù)傳輸，F(xiàn)PGA通過集成SerDes提供高速串行IO，支持各種諸如PCI-E、
關(guān)鍵字： FPGA 系統(tǒng) 測(cè)試分析