色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

<rp id="qz43b"></rp>

<rp id="qz43b"><tbody id="qz43b"></tbody></rp>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga-nios

fpga-nios 文章進入fpga-nios技術(shù)社區(qū)

基于單片機和FPGA的頻率特,tt測試儀

介紹基于89S51單片機和FPGA的頻率特性測試儀的設(shè)計。該系統(tǒng)設(shè)計利用DDS原理由FPGA經(jīng)D／A轉(zhuǎn)換產(chǎn)生掃頻信號，再經(jīng)待測網(wǎng)絡(luò)實現(xiàn)峰值檢測和相位檢測，從而完成了待測網(wǎng)絡(luò)幅頻和相頻特性曲線的測量和顯示。經(jīng)過調(diào)試，示波器顯示待測網(wǎng)絡(luò)頻率范圍100 Hz～100 kHz的幅頻和相頻特性曲線，該系統(tǒng)工作穩(wěn)定，操作方便。
關(guān)鍵字： tt 測試儀頻率 FPGA 單片機基于轉(zhuǎn)換器

一種寬帶復(fù)接器的設(shè)計與實現(xiàn)

信息時代的到來使人們需要共享越來越多的信息。隨著信息及其需求的爆炸性增長,信息的選擇及傳輸速率成為一個重要問題。有線電視網(wǎng)絡(luò)有其固有的高帶寬特性,適合大容量的數(shù)據(jù)傳輸和實時性要求,使寬帶數(shù)字接入成為可能。
關(guān)鍵字：實現(xiàn) 設(shè)計寬帶 DVB-C數(shù)據(jù)廣播 TS復(fù)接器 DSP FPGA 網(wǎng)絡(luò)

幾家公司聯(lián)合在亞洲啟動協(xié)處理研討會

安富利公司 (NYSE: AVT) 旗下安富利電子元件部、The MathWorks、德州儀器(TI) 和賽靈思(Xilinx)宣布將舉辦為期2天的協(xié)處理SpeedWay設(shè)計研討會(Co-Processing SpeedWay Design Workshop™)。研討會將以最新推出的Spartan-3A DSP FPGA / DaVinci開發(fā)平臺為基礎(chǔ)，講解如何“用基于模型化的設(shè)計方法，進行FP
關(guān)鍵字：安富利德州儀器 FPGA DSP

基于FPGA 的簡化UART 電路設(shè)計

摘要：本文闡述了通用異步發(fā)生器UART 的功能特點，介紹了用硬件描述語言Verilog 來開發(fā)各個模塊，并給出仿真結(jié)果。本設(shè)計使用Altera 的FPGA 芯片，將UART 的核心功能嵌入到FPGA 內(nèi)部，能夠?qū)崿F(xiàn)異步通信的功能，可以
關(guān)鍵字： FPGA UART 電路設(shè)計

基于FPGA的線陣CCD驅(qū)動時序及模擬信號處理的設(shè)計

為保證線陣CCD在圖像測量中正常、穩(wěn)定工作，必須設(shè)計出適合其工作的時序驅(qū)動電路。在分析TCDl501D線陣CCD驅(qū)動時序關(guān)系的基礎(chǔ)上，通過分析CCD輸出的圖像信號，給出了內(nèi)、外相關(guān)雙采樣的時序控制。最后，利用quanus7．2軟件平臺結(jié)合VHDL語言進行開發(fā)，對所需驅(qū)動脈沖進行仿真設(shè)計。仿真結(jié)果表明，該驅(qū)動電路簡單、功耗小、成本低、抗干擾能力強，適用于設(shè)備小型化的要求。
關(guān)鍵字： FPGA CCD 線陣驅(qū)動

基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計

簡單介紹了全數(shù)字鎖相環(huán)(ADPLL)的結(jié)構(gòu)和工作原理，提出一種在FPGA的基礎(chǔ)上可增大全數(shù)字鎖相環(huán)同步范圍的設(shè)計方法，并給出了部分verilog HDL設(shè)計程序的代碼和仿真波形。
關(guān)鍵字： FPGA 全數(shù)字鎖相環(huán)

風(fēng)河為Altera Nios II提供Linux支持

　　Altera公司和Wind River公司日前宣布為Altera Nios II嵌入式處理器提供Linux支持。嵌入式開發(fā)人員實現(xiàn)基于Nios II處理器的產(chǎn)品時可以在Altera全系列FPGA和HardCopy ASIC上使用這一Linux解決方案。　　Wind River公司的Nios II處理器Linux解決方案基于Linux 2.6內(nèi)核技術(shù)、GNU 4工具鏈和Eclipse Wind River工作臺開發(fā)包。該方案依據(jù)業(yè)界著名的Linux標準和工具，定制支持Nios II指令集，處理器體系
關(guān)鍵字：風(fēng)河 Altera Nios

基于FPGA的RS編碼器的設(shè)計與實現(xiàn)

RS碼是線性分組碼中一種典型的糾錯碼，既能糾正隨機錯誤，也能糾正突發(fā)錯誤，在現(xiàn)代通信領(lǐng)域越來越受到重視。文中介紹基于FPGA使用Verilog―HDL語言的RS(15，9)編碼器的設(shè)計方法，并在QuartusII 5．O軟件環(huán)境下進行了功能仿真，仿真結(jié)果與理論分析相一致，該設(shè)計方法對實現(xiàn)任意長度的RS編碼有重要參考價值。
關(guān)鍵字： FPGA RS編碼器

基于FPGA的圖像采集系統(tǒng)設(shè)計與實現(xiàn)

1、引言視頻圖像采集是視頻信號處理系統(tǒng)的前端部分，正在向高速、高分辨率、高集成化、高可靠性方向發(fā)展。圖像采集系統(tǒng)在當今工業(yè)、軍事、醫(yī)學(xué)各個領(lǐng)域都有著極其廣泛的應(yīng)用，如使用在遠程監(jiān)控、安防、遠程抄
關(guān)鍵字：設(shè)計實現(xiàn) 系統(tǒng) 采集 FPGA 圖像基于

用內(nèi)部邏輯分析儀調(diào)試FPGA

推動FPGA調(diào)試技術(shù)改變的原因　　進行硬件設(shè)計的功能調(diào)試時，F(xiàn)PGA的再編程能力是關(guān)鍵的優(yōu)點。CPLD和FPGA早期使用時，如果發(fā)現(xiàn)設(shè)計不能正常工作，工程師就使用“調(diào)試鉤”的方法。先將要觀察的FPGA內(nèi)部信號引到引腳，然
關(guān)鍵字： FPGA 邏輯分析儀調(diào)試

擴散爐溫度自動控制系統(tǒng)中的FPGA設(shè)計

擴散爐溫度自動監(jiān)控系統(tǒng)是對雙管擴散爐溫控部分進行改造，以提高爐溫精度，從而提高生產(chǎn)線的成品率，降低系統(tǒng)能耗。通過對Actel公司的Fusion系列器件FPGA編程實現(xiàn)系統(tǒng)的硬件控制。用C語言對Actel FPGA內(nèi)置的8051軟核編程實現(xiàn)系統(tǒng)的軟件控制。整個監(jiān)控系統(tǒng)完成數(shù)據(jù)采集、控制算法和ZigBee無線傳輸?shù)裙δ?。測試表明，采用Fusion FPGA設(shè)計．可以同時完成多路溫度控制，整個系統(tǒng)的控制精度也有進一步的提高。
關(guān)鍵字： FPGA 設(shè)計控制系統(tǒng) 自動溫度擴散轉(zhuǎn)換器

基于單片機、EDA技術(shù)的波形發(fā)生器的設(shè)計

　該波形發(fā)生器以單片機(MCS8031)為中心控制單元，由鍵盤輸入模塊、數(shù)碼管顯示模塊、D/A波形發(fā)生模塊、幅值調(diào)整模塊組成。采用DDFS技術(shù)，先將要求的波形數(shù)據(jù)存儲于EEPROM中，這樣可以保證掉電以后波形數(shù)據(jù)不丟失。　
關(guān)鍵字：發(fā)生器設(shè)計波形技術(shù) 單片機 EDA 基于單片機 EDA技 DDFS 波形發(fā)生 FPGA VHDL

FPGA的可重構(gòu)測控系統(tǒng)應(yīng)用設(shè)計的研究

1可重構(gòu)測控系統(tǒng)的提出測控系統(tǒng)一般是指基于計算機實現(xiàn)數(shù)據(jù)采集和控制的系統(tǒng)。測控系統(tǒng)在工業(yè)現(xiàn)場控制、家...
關(guān)鍵字： FPGA 測控系統(tǒng) 應(yīng)用設(shè)計

千兆位無源光網(wǎng)絡(luò)(07-100)

　　在2005年，F(xiàn)SAN(全業(yè)務(wù)接入網(wǎng))組商定了千兆位無源光網(wǎng)絡(luò)(GPON)規(guī)范(見圖1)。此規(guī)范建立了語音、數(shù)據(jù)和視頻具有成本效益的遞交過程，這包括遞交到終端用戶的服務(wù)質(zhì)量?！甪irst mile’接入技術(shù)采用光纖連接(光纖到用戶系統(tǒng)連接)可增加寬帶內(nèi)容選擇。GPON很可能超過以太網(wǎng)無源光網(wǎng)絡(luò)成為未來光網(wǎng)絡(luò)的選擇。
關(guān)鍵字： FSAN GPON FPGA

SERDES的FPGA實現(xiàn)(07-100)

　　芯片功能的增加和數(shù)據(jù)吞吐量的要求，促使芯片行業(yè)從較低數(shù)據(jù)率的并行連接，轉(zhuǎn)向較高速度的串行連接。SERDES(Serializer-Dese rializer，)是經(jīng)高速差分對，而不是經(jīng)較低速度的并行總線傳輸串行化的數(shù)據(jù)。一個實例是用單個PCI-Express通道，替代傳統(tǒng)的32位、64MHz PCI總線(可達到2.112Gb/s)，僅用4條線(運行在2.5GHz)，可達到4Gb/s總數(shù)據(jù)率。簡言之，SERDES協(xié)議允許用較少的引腳數(shù)傳輸較高的數(shù)據(jù)率。
關(guān)鍵字： SERDES FPGA

共6494條 369/433 |‹ « 367 368 369 370 371 372 373 374 375 376 » ›|

fpga-nios介紹

您好，目前還沒有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條，闡述對fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。創(chuàng)建詞條

fpga-nios電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠程更新

fpga-nios相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

fpga-nios資料下載

如何使用FPGA和PCI總線實現(xiàn)天文圖像實時采集與處理系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)

fpga-nios專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

<td id="rqo5r"><tr id="rqo5r"></tr></td>