- 基于FPGA的信號發(fā)生器設(shè)計,以FPGA 芯片為載體, 通過QuartusII 的LPM_ROM 模塊和VHDL 語言為核心設(shè)計一個多功能信號發(fā)生器,根據(jù)輸入信號的選擇可以輸出遞增鋸齒波、遞減鋸齒波、三角波、階梯波和方波等5 種信號,通過QuartusII 軟件進行波形仿
- 關(guān)鍵字:
設(shè)計 信號發(fā)生器 FPGA 基于
- 為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當帶來的數(shù)據(jù)不連續(xù)問題,結(jié)合LabVIEWFPGA的編程特點和DMA FIFO的工作原理,提出了一種設(shè)定FIFO深度的方法。對FIFO不同深度的實驗表明,采用該方法設(shè)定的FIFO深度能夠
- 關(guān)鍵字:
LabVIEW FPGA FIFO 模塊
- 本文提出了一種基于FPGA的嵌入式UART模塊化設(shè)計方法,通過UART實現(xiàn)了FPGA與GPS_OEM板之間的數(shù)據(jù)通信。基于VHDL語言,通過有限狀態(tài)機,將UART模塊集成到FPGA上,給出了系統(tǒng)的功能仿真結(jié)果,驗證了系統(tǒng)設(shè)計的正確性,增強了設(shè)計的靈活性。
- 關(guān)鍵字:
FPGA UART 201109
- 設(shè)計的航空總線接口板測試平臺滿足通用設(shè)備CAN總線、RS485差分電平異步總線及LVDS差分電平異步總線數(shù)據(jù)傳輸要求。通過對各模塊功能分析,在仿真軟件中通過功能仿真驗證,并在工程應用中得到驗證。此設(shè)計通過RS232接口連接上位機實現(xiàn)數(shù)據(jù)收發(fā),并能對CAN總線及高速異步總線參數(shù)進行動態(tài)配置。
- 關(guān)鍵字:
CAN FPGA MCU 201109
- FPGA的功耗高度依賴于用戶的設(shè)計,沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低,如同其它多數(shù)事物一樣,降低功耗的...
- 關(guān)鍵字:
低功耗 FPGA
- 作為基于FPGA原型方法的擁護者,有人可能會認為我們只片面地看到了這種方法的優(yōu)點,而對其缺陷視而不見。但那...
- 關(guān)鍵字:
FPGA 原型設(shè)計
- intevac是商用和軍用市場光學產(chǎn)品的前沿開發(fā)商。本文介紹該公司nightvista嵌入式電子系統(tǒng)的開發(fā),該產(chǎn)品是高...
- 關(guān)鍵字:
可配置軟核處理器 FPGA DSP
- LEON2應用于DCPU的FPGA仿真,近年來,隨著數(shù)字多媒體業(yè)務和Internet網(wǎng)絡(luò)的迅速發(fā)展,新型數(shù)字機頂盒可以有效利用我國巨大的有線電視網(wǎng)絡(luò)資源,完成視頻點播、數(shù)字電視的接收及接入Internet等綜合業(yè)務功能。
1 數(shù)字機頂盒總體設(shè)計方案
- 關(guān)鍵字:
仿真 FPGA DCPU 應用 LEON2
- 在三電平PWM整流器數(shù)學建模的基礎(chǔ)上,通過電流電壓的雙閉環(huán)控制,達到了有功無功解耦控制的效果,實現(xiàn)了網(wǎng)側(cè)單位功率因數(shù)。針對三電平變換器中直流母線電容電壓平衡問題,給出了解決方案。實驗結(jié)果驗證了該控制方案的
- 關(guān)鍵字:
控制系統(tǒng) 研究 雙閉環(huán) 整流器 PWM 電平
- AMD(AMD-US)日前宣布,原任產(chǎn)品事業(yè)群總經(jīng)理Rick Bergman已離開AMD,其職缺將由AMD總裁暨執(zhí)行長Rory Read暫代其職位,同時AMD也宣布延攬前Comcast資深副總裁Paul Struhsaker,擔任AMD全球副總裁暨商用企業(yè)部門總經(jīng)理,帶領(lǐng)新成立的商用企業(yè)部門(Commercial Business Division)。
- 關(guān)鍵字:
AMD FPGA
- 基于FPGA的視頻應用OSD設(shè)計,近年來,數(shù)字視頻監(jiān)控系統(tǒng)在銀行、高速公路、樓宇等各個領(lǐng)域取得了廣泛的應用。在數(shù)字視頻監(jiān)控系統(tǒng)中,OSD(On Screen Display)技術(shù)是不可或缺的部分。OSD為用戶提供友好的人機界面,能夠使用戶獲得更多的附加信息。系
- 關(guān)鍵字:
OSD 設(shè)計 應用 視頻 FPGA 基于
- 基于FPGA的時鐘設(shè)計,對于一個設(shè)計項目來說,全局時鐘是最簡單和最可預測的時鐘。在PLD/FPGA設(shè)計中最好的時鐘方案是由專用的全局時鐘輸入引腳驅(qū)動的單個主時鐘去鐘控設(shè)計項目中的每一個觸發(fā)器。只要可能就應盡量在設(shè)計項目中采用全局時鐘
- 關(guān)鍵字:
設(shè)計 時鐘 FPGA 基于
- 隨著FPGA的密度越來越高,設(shè)計者們正在節(jié)能降耗方面取得越來越多的進展。出現(xiàn)降低功耗這一趨勢的另一個原因是...
- 關(guān)鍵字:
FPGA
- 您編寫的代碼是不是雖然在仿真器中表現(xiàn)正常,但是在現(xiàn)場卻斷斷續(xù)續(xù)出錯?要不然就是有可能在您使用更高版本的工...
- 關(guān)鍵字:
FPGA
fpga-pwm介紹
您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。
創(chuàng)建詞條