fpga-pwm 文章 進入fpga-pwm技術社區(qū)
基于DC/DC軟開關技術的充電機在鐵路輔助電源系統(tǒng)中的應用
- 引言 現(xiàn)代電力電子朝著小型化、輕量化方向發(fā)展，對效率和電磁兼容也有了更高的要求。隨著電力電子裝置的高頻化的發(fā)展趨勢，濾波器、變壓器體積和重量減小，電力電子裝置小型化、輕量化。但同時導致開關損耗增加，電磁干擾增大。而基于軟開關技術的諧振變換器正是適應這樣的趨勢而發(fā)展起來的，它可以降低開關損耗和開關噪聲，進一步提高開關頻率。 將諧振變換器與PWM技術結合起來構成軟開關PWM的控制方法，集諧振變換器與PWM控制的優(yōu)點于一體，既能實現(xiàn)功率開關管的軟開關，又能實現(xiàn)恒頻控制，是當今電力電子技術發(fā)展的方
- 關鍵字： PWM
面向FPGA的ESL工具
- 邏輯設計領域正發(fā)生著根本變化，新一代設計工具能夠幫助軟件開發(fā)者將其算法表達直接轉(zhuǎn)換成硬件，而無需學習傳統(tǒng)的硬件設計技術。這些工具及相關設計方法學一起被歸類為電子系統(tǒng)級 (ESL) 設計，廣義上指從比目前主流的寄存器傳輸級 (RTL) 更高的抽象級別上開始的系統(tǒng)設計與驗證方法學。與硬件語言如 Verilog 和 VHDL比起來，ESL 設計語言在語法和語義上與流行的 ANSI C 比較接近。 ESL 與 FPGA 的關系 ESL 工具已經(jīng)存在了一段時間，而許多人覺得這些工具主要專注于 ASI
- 關鍵字： FPGA ESL
寬頻帶數(shù)字鎖相環(huán)的設計及基于FPGA的實現(xiàn)
- 本文簡要介紹了在FPGA中實現(xiàn)全數(shù)字鎖相環(huán)(DPLL)的原理與方法，以解決在同步串行數(shù)據(jù)通信時的同步時鐘不穩(wěn)定時的快速恢復問題； 并重點介紹了采用可控模數(shù)分頻器實現(xiàn)的數(shù)字鎖相環(huán)中寬頻帶捕獲的方法與實現(xiàn)過程。
- 關鍵字： DPLL FPGA 數(shù)字環(huán)路濾波器 時鐘恢復 寬頻帶
將DSP設計擴展為異構硬件平臺
- 您可以在自動流程中將一個 FPGA 協(xié)處理器添加到 DSP 系統(tǒng)中。 視頻、影像和電信市場的標準推動了異構可重配置 DSP 硬件平臺的使用。就本文而言，這些平臺包括 DSP 處理器和 FPGA，它們提供的現(xiàn)成硬件解決方案可以解決視頻、影像和電信設計中的重大難題，但仍不失產(chǎn)品差異化所需的足夠的可定制性。 據(jù)市場研究公司 Forward Concepts 于 2005 年發(fā)表的一則調(diào)查報告(圖 1)稱，選擇處理器和 FPGA 的主要標準不是器件本身，而是開發(fā)它們的工具。這一概念對于包含 FPG
- 關鍵字： FPGA DSP
AC-Link數(shù)字音頻VHDL編/解碼的FPGA設計
- 引言 數(shù)字音頻處理是指為真實再現(xiàn)聲音的逼真效果而對音頻進行的編解碼處理技術,它是寬帶網(wǎng)絡多媒體、移動多媒體通信的關鍵技術.Audio Codec′97(音頻數(shù)字信號編/解碼器)是其中一種用于聲音錄放的技術標準,簡稱AC′97. AC′97采用雙集成結構,即Digital Controller(數(shù)字信號控制器)和Audio Codec(音頻編解碼),使模/數(shù)轉(zhuǎn)換器ADC和數(shù)?模轉(zhuǎn)換器DAC轉(zhuǎn)換模塊獨立,盡可能降低EMI(電磁干擾)的影響。 利用FPGA,可
- 關鍵字： FPGA VHDL
AC-Link數(shù)字音頻VHDL編/解碼的FPGA設計
- ?????? 提出一種利用FPGA實現(xiàn)AC-Link數(shù)字音頻處理的設計方案.AC-Link音頻編解碼系統(tǒng)以VHDL模塊進行設計,經(jīng)過波形仿真和結果驗證后,將程序下載到FPGA中實現(xiàn)1這種設計方法可以縮短設計周期,提高設計的可靠性和效率。 ??????? 引言 ??????? 數(shù)字音頻處理是指為真
- 關鍵字： AC-Link VHDL FPGA
FPGA在語音存儲與回放系統(tǒng)中的應用
- 1 引言 隨著數(shù)字信號處理器、超大規(guī)模集成電路的高速發(fā)展，語音記錄技術已從模擬錄音階段過渡到數(shù)字錄音階段。在數(shù)字化錄音技術中，壓縮后的語音數(shù)據(jù)有些存儲在硬盤中，有些存儲在帶有掉電保護功能的RAM或FLASH存儲器中。筆者介紹的語音存儲與回放系統(tǒng)，未使用專用的語音處理芯片，不需要擴展接口電路，只利用FPGA作為核心控制器，就能完成語音信號的數(shù)字化處理，即實現(xiàn)語音的存儲與回放。 2 系統(tǒng)總體結構 數(shù)字化語音存儲與回放系統(tǒng)的基本工作原理是將模擬語音信號通過模數(shù)轉(zhuǎn)換器(A/D)轉(zhuǎn)換成數(shù)字信號
- 關鍵字： FPGA
基于DVD-ROM應用的內(nèi)容加擾系統(tǒng)的VLSI設計
- 摘 要：本文介紹了一種基于DVD-ROM應用的內(nèi)容干擾系統(tǒng)(CSS)的設計和實現(xiàn)。該系統(tǒng)可有效防止對DVD盤片的非法拷貝。文中通過對其工作原理和實際應用的分析，給出其最終實現(xiàn)方案，并用Verilog HDL完整整個系統(tǒng)的設計。功能仿真和FPGA驗證表明，設計成功。 關鍵詞：內(nèi)容加擾系統(tǒng);DVD;Verilog HDL;FPGA驗證 引 言 DVD-ROM的視頻和音頻數(shù)據(jù)是經(jīng)過加密編碼的，加擾的源是標題密鑰(Tittle Key)，同時標題密鑰被光盤密鑰(光盤密鑰)加密，主機在播放影碟
- 關鍵字： FPGA DVD CSS VLSI
使用FPGA測試的一些有效方法
- 引言 隨著芯片設計技術越來越成熟，越來越多的產(chǎn)品選擇使用SoC（System on Chip）的技術實現(xiàn)。然而，每一次流片不一定都能達到預期的效果。根據(jù)Synopsys公司統(tǒng)計，有超過60％的公司需要重新流片（respin）。在這個過程中浪費了大量的金錢，一次修正平均的花費就超過100萬美元。如果一旦錯過了商品推出的最佳時機，那么錯過市場機會的代價則以數(shù)千萬美元計，甚至更高。據(jù)統(tǒng)計，在需要respin的芯片中有43％是在前端的設計和實現(xiàn)的時候產(chǎn)生的邏輯功能錯誤。如何避免或減小如此高的風險是每一
- 關鍵字： FPGA
基于FPGA系統(tǒng)易測試性的研究
- 引 言 現(xiàn)代科技對系統(tǒng)的可靠性提出了更高的要求，而FPGA技術在電子系統(tǒng)中應用已經(jīng)非常廣泛，因此FPGA易測試性就變得很重要。要獲得的FPGA內(nèi)部信號十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設計調(diào)試和檢驗變成設計中最困難的一個流程。另一方面，當前幾乎所有的像CPU、DSP、ASIC等高速芯片的總線，除了提供高速并行總線接口外，正迅速向高速串行接口的方向發(fā)展，F(xiàn)PGA也不例外。每一條物理鏈路的速度從600 Mbps到10 Gbps，高速I／O的測試和驗證更成為傳統(tǒng)專注于FPG
- 關鍵字： FPGA
基于FPGA的USB2.0虛擬邏輯分析儀的設計與實現(xiàn)
- 引言 傳統(tǒng)的邏輯分析儀體積龐大、價格昂貴、通道數(shù)目有限，并且在數(shù)據(jù)采集、傳輸、存儲、顯示等方面存在諸多限制，在很大程度上影響了其在實際中的應用。選用高性能的FPGA芯片進行數(shù)據(jù)處理，充分利用PC的強大處理功能，配合LabView圖形化語言開發(fā)的虛擬邏輯分析儀，其數(shù)據(jù)處理和傳輸速率大大提高，適用性極大增強，其顯示、操作界面和低廉的成本較之傳統(tǒng)的邏輯分析儀具有極大的優(yōu)勢和發(fā)展前景。 工作原理 本設計選用Altera公司的Cyclone系列FPGA器件EP1C3進行數(shù)據(jù)采集和處理，外接SRAM
- 關鍵字： FPGA
基于FPGA的步進電機控制器設計
- 步進電機是一種將電脈沖信號轉(zhuǎn)換成相應的角位移的特殊電機，每改變一次通電狀態(tài)，步進電機的轉(zhuǎn)子就轉(zhuǎn)動一步。目前大多數(shù)步進電機控制器需要主控制器發(fā)送時鐘信號，并且要至少一個I/O口來輔助控制和監(jiān)控步進電機的運行情況。在單片機或DSP的應用系統(tǒng)中，經(jīng)常配合CPLD或者FPGA來實現(xiàn)特定的功能。本文介紹通過FPGA實現(xiàn)的步進電機控制器。該控制器可以作為單片機或DSP的一個直接數(shù)字控制的外設，只需向控制器的控制寄存器和分頻寄存器寫入數(shù)據(jù)，即町實現(xiàn)對步進電機的控制。 1 步進電機的控制原理 步進電機是數(shù)
- 關鍵字： FPGA
一種CAN息線光纖傳輸接口設計
- 摘要 在分析CAN總線雙絞線和光纖傳輸特點的基礎上，提出一種基于光纖收發(fā)一體模塊及CAN總線控制器SJAl000的光纖傳輸接口設計方案;詳細介紹光纖收發(fā)器的選取及傳輸接口的實現(xiàn);根據(jù)光纖收發(fā)一體模塊對信號源時鐘提取的要求以及CAN總線的非破壞性總線仲裁的特點，設計了一種CAN總線信號編解碼方法，井用FPGA加以實現(xiàn);通過實際的通信實驗驗證了設計方案的正確性，并根據(jù)實驗數(shù)據(jù)對CAN總線在兩種介質(zhì)下的傳輸性能作了比較。 關鍵詞 CAN總線 光纖 傳輸接口 FPGA 引 言 作為一種成熟的
- 關鍵字： CAN總線 光纖 傳輸接口 FPGA
fpga-pwm介紹
您好，目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條，闡述對fpga-pwm的理解，并與今后在此搜索fpga-pwm的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga-pwm的理解，并與今后在此搜索fpga-pwm的朋友們分享。 創(chuàng)建詞條
fpga-pwm電路
fpga-pwm相關帖子
fpga-pwm資料下載
fpga-pwm專欄文章
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473