色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

<nav id="48a8y"><samp id="48a8y"></samp></nav>

<nav id="48a8y"><input id="48a8y"></input></nav>

<abbr id="48a8y"></abbr>

<input id="48a8y"></input>

<td id="48a8y"></td>

<rt id="48a8y"></rt>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應用來這里瞧瞧NXP技術(shù)培訓視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga-to-asic

fpga-to-asic 文章進入fpga-to-asic技術(shù)社區(qū)

FPGA芯片在高速數(shù)據(jù)采集緩存系統(tǒng)中的應用

摘要：給出了以FPGA為核心邏輯控制模塊的高性能數(shù)據(jù)采集系統(tǒng)的設(shè)計方法，并在QuartusII8．0集成環(huán)境中進行軟件設(shè)計和系統(tǒng)仿真，最后給出了新型緩存系統(tǒng)中主要功能模塊的仿真圖形。
關(guān)鍵詞：FPGA；高速；數(shù)據(jù)采集；緩
關(guān)鍵字： FPGA 芯片高速數(shù)據(jù) 采集

基于Simulink的數(shù)據(jù)鏈系統(tǒng)仿真及性能分析

未來戰(zhàn)場必是網(wǎng)絡(luò)中心戰(zhàn)格局下的系統(tǒng)一體化作戰(zhàn)，用于制導的武器數(shù)據(jù)鏈是其中重要一環(huán)。通常武器數(shù)據(jù)鏈用...
關(guān)鍵字： Simulink 數(shù)據(jù)鏈系統(tǒng) 仿真 FPGA

基于FPGA+DSP的雷達回波發(fā)生器設(shè)計

雷達回波發(fā)生器利用現(xiàn)代仿真技術(shù)生成蘊含雷達目標和環(huán)境信息的模擬雷達信號，用來對雷達系統(tǒng)進行性能測試和評估。根據(jù)通用性、靈活性要求，提出了一種基于DSP+FPGA的雷達回波發(fā)生器的設(shè)計方法；簡要介紹了設(shè)計思想，詳細闡述了系統(tǒng)的硬件組成和軟件設(shè)計，并給出了測試結(jié)果并總結(jié)了該雷達回波發(fā)生器的一些優(yōu)點。
關(guān)鍵字： FPGA DSP 雷達回波發(fā)生器

ISPl362在基于FPGA的紅外成像系統(tǒng)中的應用

摘要：ISPl362是飛利浦推出的一款USB可編程控制芯片，其內(nèi)部集成了一個高級主控制器，一個外設(shè)控制器，主機和設(shè)備控制器兼容USB 2．O協(xié)議，支持12 Mb／s的全速傳輸和1．5 Mb／s的低速傳輸；芯片有三種工作模式，即主
關(guān)鍵字： ISPl FPGA 362 紅外成像系統(tǒng)

一種基于FPGA的可編程電壓源系統(tǒng)設(shè)計

0引言可編程電源指某些功能或參數(shù)可以通過計算機軟件編程進行控制的電源?？删幊屉娫吹膶崿F(xiàn)方法...
關(guān)鍵字： FPGA 可編程電壓源設(shè)計 Cyclone

Altera量產(chǎn)發(fā)售低成本低功耗Cyclone IV FPGA

　　Altera公司今天宣布，開始批量發(fā)售Cyclone® IV FPGA。公司還宣布開始提供基于Cyclone IV GX的收發(fā)器入門開發(fā)套件。Altera的Cyclone IV FPGA設(shè)計用于無線、固網(wǎng)、廣播、工業(yè)和消費類市場等低成本、小型封裝應用。與前一代Cyclone產(chǎn)品相比，這些器件前所未有的同時實現(xiàn)了低成本和高性能，功耗降低25%，滿足了大批量低成本串行協(xié)議解決方案的需求。　　Altera器件市場資深總監(jiān)Luanne Schirrmeister評論說：“我們比競爭產(chǎn)品
關(guān)鍵字： Altera FPGA Cyclone 開發(fā)套件

基于FPGA的TDI-CCD時序電路設(shè)計

摘要：介紹TDI-CCD的特點、工作原理，根據(jù)項目所使用的TDI-CCD的使用要求，設(shè)計一種基于Altera公司的現(xiàn)場可編程門陣列(FPGA)EP3C-25Q240的TDI-CCD驅(qū)動時序電路，驅(qū)動時序使用VHDL語言編寫，在QuartusⅡ平臺上進行時序
關(guān)鍵字： TDI-CCD FPGA 時序電路設(shè)計

基于FPGA快速A 律壓縮編碼的設(shè)計與實現(xiàn)

摘要:本文針對A律13折線法的算法特點，提出一種并行數(shù)據(jù)處理算法，實現(xiàn)了編碼的流水線操作。運用VHDL語言將其在FPGA中實現(xiàn)，借助quartus II6.0平臺進行驗證，并對驗證結(jié)果進行分析，評估了系統(tǒng)的性能，證實了該算法的
關(guān)鍵字： FPGA 壓縮編碼

基于ARM和FPGA的微加速度計數(shù)據(jù)采集系統(tǒng)設(shè)計

摘要：基于常用的MEMS慣性器件微型加速度計，介紹一種采用ARM和FPGA架構(gòu)來采集加速度數(shù)值的設(shè)計方案，微加速度計的模擬輸出信號經(jīng)A／D芯片轉(zhuǎn)換后由FPGA進行處理和緩存，然后ARM接收FPGA的輸出數(shù)據(jù)并對數(shù)據(jù)進行顯示和
關(guān)鍵字： FPGA ARM 微加速度計數(shù)據(jù)采集

采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計

采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計,概述：介紹一種基于FPGA的可編程電壓源系統(tǒng)的設(shè)計與實現(xiàn)。采用FPGA為控制芯片，應用QuartusⅡ軟件和硬件描述語言為工具，通過數(shù)／模轉(zhuǎn)換和運放把數(shù)字信號轉(zhuǎn)換成模擬電壓信號。實驗表明，該系統(tǒng)操作靈活方便，穩(wěn)定性強
關(guān)鍵字：原理設(shè)計系統(tǒng) 電壓 FPGA 可編程采用

基于EDA仿真技術(shù)解決FPGA設(shè)計開發(fā)中故障的方法

基于EDA仿真技術(shù)解決FPGA設(shè)計開發(fā)中故障的方法,　FPGA近年來在越來越多的領(lǐng)域中應用，很多大通信系統(tǒng)（如通信基站等）都用其做核心數(shù)據(jù)的處理。但是過長的編譯時間，在研發(fā)過程中使得解決故障的環(huán)節(jié)非常令人頭痛。本文介紹的就是一種用仿真方法解決故障從而減少研
關(guān)鍵字：設(shè)計開發(fā) 故障方法 FPGA 解決 EDA 仿真技術(shù) 基于

采用FPGA技術(shù)的智能導盲犬設(shè)計方案

采用FPGA技術(shù)的智能導盲犬設(shè)計方案,眾所周知眼晴是“心靈之窗”，而對于突然失去或從未擁有過“心靈之窗”的盲人來說，生活上的困難與心理上的痛苦是可想而知的。他們的衣食住行存在諸多不便，而在出行與人際交往中遇到的困難更加突出，基于此設(shè)計了智
關(guān)鍵字：設(shè)計方案智能技術(shù) FPGA 采用

采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計

采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計,VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標準硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設(shè)計、多層次的硬件描述語言，是集行為描述、RTL
關(guān)鍵字：優(yōu)化原理設(shè)計電路語言 CPLD/FPGA VHDL 采用

高清晰LCD HDTV中使用Cyclone III FPGA技術(shù)

高清晰LCD HDTV中使用Cyclone III FPGA技術(shù),當今的液晶顯示(LCD) 技術(shù)在高清晰電視(HDTV) 領(lǐng)域得到了廣泛應用，其挑戰(zhàn)在于如何獲得更高的分辨率，實現(xiàn)更快的數(shù)據(jù)速率。提高數(shù)據(jù)速率需要專業(yè)圖像處理算法來支持快速移動的視頻。業(yè)界遇到的主要問題是：怎樣實現(xiàn)這
關(guān)鍵字： III FPGA 技術(shù) Cyclone 使用 LCD HDTV 高清晰

艾科瑞德推出超高速數(shù)據(jù)采集處理平臺DSPEED-ADC_S4000

　　北京艾科瑞德科技日前宣布，其采用業(yè)界頂級超高速10bit 2GSPS ADC的數(shù)據(jù)采集處理平臺DSPEED-ADC_S4000正式上市。該平臺采用兩片10bit 2GSPS ADC完成前端超高速模數(shù)轉(zhuǎn)換，配合兩片Xilinx Virtex-5系列高密度FPGA以及一顆TI高性能定點DSP TMS320C6455作為運算核心，集成大容量DDR2、FIFO等高速動態(tài)存儲器，可完成諸如數(shù)字下變頻、多級濾波、數(shù)據(jù)抽取、傅立葉變換等各種復雜的數(shù)字信號處理應用及算法評估。平臺尺寸為6U cPCI工業(yè)標準，接插件上
關(guān)鍵字：艾科瑞德 ADC FPGA 數(shù)據(jù)采集處理平臺

共6772條 336/452 |‹ « 334 335 336 337 338 339 340 341 342 343 » ›|

fpga-to-asic介紹

您好，目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。創(chuàng)建詞條

fpga-to-asic電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠程更新

fpga-to-asic相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

fpga-to-asic資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

fpga-to-asic專欄文章

熱門主題

FPGA-to-ASIC 樹莓派 linux

關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

<dl id="igeiq"><tbody id="igeiq"></tbody></dl>