fpga-to-asic 文章進(jìn)入fpga-to-asic技術(shù)社區(qū)

Xilinx新小封裝FPGA降低50%成本

2008年1月15日，中國(guó)北京-全球領(lǐng)先的可編程邏輯器件（PLD）供應(yīng)商賽靈思公司（Xilinx, Inc. (NASDAQ: XLNX)）宣布推出其最新的90nm低成本Spartan™-3A FPGA器件。針對(duì)數(shù)字顯示、機(jī)頂盒以及無(wú)線路由器等應(yīng)用而優(yōu)化的這些小封裝器件滿足了業(yè)界對(duì)更小器件封裝尺寸的需求，為成本極為敏感的消費(fèi)電子設(shè)計(jì)提供將更好的支持。 Spartan-3系列平臺(tái):低成本消費(fèi)應(yīng)用的首選賽靈思在大批量消費(fèi)應(yīng)用領(lǐng)域所取
關(guān)鍵字： Xilinx FPGA 其他IC 制程

Xilinx為智能汽車(chē)提供FPGA完整開(kāi)發(fā)系統(tǒng)

2008年1月15日，中國(guó)北京 -全球領(lǐng)先的可編程邏輯器件（PLD）供應(yīng)商賽靈思公司（Xilinx, Inc. (NASDAQ: XLNX)）宣布推出賽靈思汽車(chē)（XA）電子控制單元（ECU）開(kāi)發(fā)套件。該套件基于賽靈思公司滿足汽車(chē)應(yīng)用標(biāo)準(zhǔn)的低成本Xilinx® XA Spartan™-3E 現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）器件。XA 汽車(chē) ECU套件為快速開(kāi)發(fā)車(chē)內(nèi)網(wǎng)絡(luò)、信息娛樂(lè)、輔助駕駛
關(guān)鍵字： Xilinx FPGA 汽車(chē)電子汽車(chē)電子

FPGA新應(yīng)用豐富重在營(yíng)造生態(tài)環(huán)境

　　FPGA以后的機(jī)遇會(huì)在哪里呢？對(duì)我們來(lái)說(shuō)，一個(gè)很大的機(jī)會(huì)就是三重播放，也就是把視頻、音頻和數(shù)據(jù)一起提供給用戶的應(yīng)用。未來(lái)機(jī)遇在三重播放　　這個(gè)三重播放要能夠?qū)崿F(xiàn)，需要三方面的技術(shù)：一是數(shù)字信號(hào)處理；二是包處理，也就是對(duì)數(shù)據(jù)進(jìn)行傳輸；三是高速運(yùn)算，是對(duì)數(shù)據(jù)進(jìn)行分析。在這個(gè)應(yīng)用中，F(xiàn)PGA扮演一個(gè)非常重要的角色，我們最新的Virtex-5器件實(shí)際上在這三個(gè)技術(shù)上都做了非常多的專(zhuān)門(mén)設(shè)計(jì)，擁有非常強(qiáng)大的DSP處理功能、很強(qiáng)大的互聯(lián)功能及非常強(qiáng)大的運(yùn)算功能?！　∥以僮鲂┭a(bǔ)充：一是目前基于處理器的數(shù)字信號(hào)處理器有
關(guān)鍵字：通訊無(wú)線網(wǎng)絡(luò) FPGA 無(wú)線通信

Xilinx推出符合汽車(chē)應(yīng)用標(biāo)準(zhǔn)的低成本FPGA

2008年1月15日，中國(guó)北京- 在剛剛結(jié)束的國(guó)際消費(fèi)電子展（CES）上，全球領(lǐng)先的可編程邏輯器件供應(yīng)商賽靈思公司（Xilinx, Inc. (NASDAQ: XLNX)）宣布推出Xilinx® Automotive (XA) Spartan™-3A 和 Spartan-3A DSP FPGA，進(jìn)一步擴(kuò)展了其符合汽車(chē)應(yīng)用標(biāo)準(zhǔn)的低成本器件產(chǎn)品線。這些新推出的器件為
關(guān)鍵字： Xilinx 低成本 FPGA 汽車(chē)電子汽車(chē)電子

Xilinx推出符合汽車(chē)應(yīng)用標(biāo)準(zhǔn)的低成本XA Spartan-3A和Spartan-3A DSP FPGA

　　在剛剛結(jié)束的國(guó)際消費(fèi)電子展(CES)上，賽靈思推出Xilinx Automotive (XA) Spartan-3A 和 Spartan-3A DSP FPGA，進(jìn)一步擴(kuò)展了其符合汽車(chē)應(yīng)用標(biāo)準(zhǔn)的低成本器件產(chǎn)品線。這些新推出的器件為信息娛樂(lè)、混合顯示系統(tǒng)以及汽車(chē)輔助駕駛系統(tǒng)的開(kāi)發(fā)帶來(lái)了大I/O邏輯比和大帶寬數(shù)字信號(hào)處理(DSP)領(lǐng)域優(yōu)化解決方案，以及相應(yīng)的低功耗和高級(jí)設(shè)計(jì)安全性等優(yōu)點(diǎn)。　　XA Spartan-3A FPGA提供了最高的I/O邏輯單元比，以及廣泛的連接功能支持，對(duì)于I/O密集的顯示和
關(guān)鍵字：賽靈思 DSP FPGA MCU和嵌入式微處理器汽車(chē)電子控制裝置

ARM7與FPGA相結(jié)合的應(yīng)用

關(guān)鍵字： FPGA 控制端 ARM 故障檢測(cè) 外部中斷串口通信異步模式芯片全雙工通信外圍接口

FPGA器件選型研究

1 引言現(xiàn)場(chǎng)可編程門(mén)陣列FPGA有集成度高、體積小、靈活可重配置、實(shí)驗(yàn)風(fēng)險(xiǎn)小等優(yōu)點(diǎn)，在復(fù)雜數(shù)字系統(tǒng)中得到了越來(lái)越廣泛的應(yīng)用。隨著FPGA技術(shù)的成熟和不斷飛速發(fā)展，數(shù)字電路的設(shè)計(jì)只需一片F(xiàn)PGA器件、一些存儲(chǔ)設(shè)備和一些
關(guān)鍵字： FPGA 選型模擬技術(shù) 電源技術(shù) 模擬IC 電源

CPLD開(kāi)發(fā)板和FPGA開(kāi)發(fā)板的區(qū)別

?????市面上尤其是學(xué)校里面可以看到Xilinx公司或者Altera公司各種不同的開(kāi)發(fā)板，其實(shí)只有兩個(gè)大類(lèi)，CPLD開(kāi)發(fā)板和FPGA開(kāi)發(fā)板。盡管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點(diǎn),但由于ＣＰＬＤ和ＦＰＧＡ結(jié)構(gòu)上的差異,具有各自的特點(diǎn):? ?????①?ＣＰＬＤ更適合完成各種組合邏輯,ＦＰ?ＧＡ更適合于完成時(shí)序邏輯。換句話說(shuō),ＦＰＧＡ更適合于觸發(fā)器豐富的結(jié)
關(guān)鍵字： CPLD FPGA 開(kāi)發(fā)板嵌入式系統(tǒng) 單片機(jī) 嵌入式

實(shí)現(xiàn)電源排序的簡(jiǎn)單電路

　　asic、fpga和dsp可能需要多個(gè)電源電壓，而這些電源電壓的啟動(dòng)順序有種種限制。通常電壓值最高的i/o電壓常常必須首先啟動(dòng)，然后其他電壓按照從高到低的順序逐一啟動(dòng)，最后啟動(dòng)的是芯核電壓。這種情況可能還要求一個(gè)電源線的電壓不能比另一電源線的電壓大一個(gè)二極管壓降以上;否則過(guò)大的電流可從i/o電壓通過(guò)ic回流到較低的電壓，有可能損壞昂貴的ic。你控制這一順序的常用方法是，在排序的相鄰電壓線之間連接外部二極管，以便把一個(gè)較高的電壓嵌位到一個(gè)較低電壓的一個(gè)二極管壓降以內(nèi)，從而防止ic中可能出現(xiàn)的閂鎖現(xiàn)象。二
關(guān)鍵字： asic fpga dsp 電源

ESL綜合解決方案提高DSP的設(shè)計(jì)效率，推動(dòng)ASICS與FPGA器件發(fā)展(圖)

關(guān)鍵字： ASICS 推動(dòng) FPGA 器件發(fā)展效率設(shè)計(jì) 綜合解決方案

基于FPGA的數(shù)字式光端機(jī)的研究與設(shè)計(jì)(圖)

關(guān)鍵字：研究設(shè)計(jì) 光端機(jī) 數(shù)字式 FPGA 基于

基于FPGA的SOC系統(tǒng)中的串口設(shè)計(jì)

　　1　概述　　在基于FPGA的SOC設(shè)計(jì)中,常使用串口作為通信接口,但直接用FPGA進(jìn)行串口通信數(shù)據(jù)的處理是比較繁雜的,特別是直接使用FPGA進(jìn)行串口通信的協(xié)議的解釋和數(shù)據(jù)打包等處理,將會(huì)消耗大量的FPGA硬件資源。　　為簡(jiǎn)化設(shè)計(jì),降低硬件資源開(kāi)銷(xiāo),可以在FPGA中利用IP核實(shí)現(xiàn)的嵌入式微處理器來(lái)對(duì)串口數(shù)據(jù)進(jìn)行處理。　　本文中的設(shè)計(jì)采用了XILINX的FPGA,可選用的嵌入式微處理器IP核種類(lèi)繁多,但基于對(duì)硬件資源開(kāi)銷(xiāo)最少的考慮,最終選用了Picoblaze。　　嵌入式微處理器PicoB
關(guān)鍵字： FPGA SOC 串口 MCU和嵌入式微處理器

SEP3203處理器與FPGA數(shù)據(jù)通信接口設(shè)計(jì)

采樣數(shù)據(jù)經(jīng)過(guò)FPGA的算法處理后，SEP3203處理器通過(guò)DMA方式將運(yùn)算結(jié)果存儲(chǔ)到片外SDRAM，SEP3203與FPGA的數(shù)據(jù)通信遵循SRAM時(shí)序。通過(guò)兩組FIFO存儲(chǔ)A／D數(shù)據(jù)，系統(tǒng)實(shí)現(xiàn)了信號(hào)的不間斷采集和信號(hào)處理的流水線操作。
關(guān)鍵字： 3203 FPGA SEP 處理器

Xilinx開(kāi)放源碼硬件創(chuàng)新大賽復(fù)賽名單公布

2008年1月8日，北京訊：自2007年6月正式開(kāi)始的覆蓋全國(guó)高校的“中國(guó)電子學(xué)會(huì)Xilinx開(kāi)放源碼硬件創(chuàng)新大賽”初賽經(jīng)過(guò)大賽組委會(huì)的認(rèn)真篩選，來(lái)自34所高校的53支隊(duì)伍從170多支參賽隊(duì)伍中脫穎而出，入圍復(fù)賽階段。入圍隊(duì)伍中，大連理工，清華，電子科大，西安電子科大等表現(xiàn)突出，僅大連理工就有6支隊(duì)伍進(jìn)入復(fù)賽。開(kāi)賽以來(lái)，包括清華、北大、中國(guó)電子科技大學(xué)、西安電子科技大學(xué)、中國(guó)科技大學(xué)等在內(nèi)的近50所高校學(xué)生踴躍報(bào)名，共有170多只隊(duì)伍的1000多位在校
關(guān)鍵字： Xilinx 開(kāi)放源碼硬件創(chuàng)新大賽入圍復(fù)賽模擬技術(shù) 電源技術(shù) SoC ASIC

電壓調(diào)節(jié)技術(shù)用于SoC低功耗設(shè)計(jì)

　　引言　　SoC即“System on chip”,通俗講為“芯片上的系統(tǒng)”,主要用于便攜式和民用的消費(fèi)的電子產(chǎn)品。隨著便攜式和民用電子產(chǎn)品的高速發(fā)展,廣大用戶對(duì)便攜設(shè)備新功能的要求永無(wú)止境。于是要求設(shè)計(jì)人員在設(shè)計(jì)小型便攜式消費(fèi)類(lèi)電子產(chǎn)品時(shí),不僅要縮小產(chǎn)品尺寸、降低成本,更重要的是降低功耗,用戶都希望便攜式產(chǎn)品的電池充電后的工作時(shí)間越長(zhǎng)越好。于是,系統(tǒng)設(shè)計(jì)與SoC 設(shè)計(jì)人員面臨著在增加功能的同時(shí)保證電池的使用時(shí)間的挑戰(zhàn)。要達(dá)到這一點(diǎn),就需要使用新的節(jié)能技術(shù),比如電壓調(diào)節(jié)(voltage scalin
關(guān)鍵字： SoC 芯片電壓調(diào)節(jié) SoC ASIC