pll-based 文章進(jìn)入pll-based技術(shù)社區(qū)

選擇和表征鎖相環(huán)在定時(shí)和相位控制中的應(yīng)用

　　鎖相環(huán)(PLL)廣泛應(yīng)用于無線通信，在基站中的主要用途是為發(fā)射器和接收器中的上變頻和下變頻電路提供一個(gè)穩(wěn)定的、低噪聲的射頻(RF)本地振蕩器(LO)。鑒于PLL本身的性能，它還可以用于控制其他許多電路中時(shí)鐘信號(hào)的定時(shí)，而且在某些應(yīng)用中，如果使用得當(dāng)可以代替價(jià)格較貴的定時(shí)芯片。　　大多數(shù)高速數(shù)字電路的設(shè)計(jì)工程師會(huì)在注重相位的應(yīng)用中選擇很貴的定時(shí)芯片，因?yàn)橥ǔ６际菍?duì)限定頻率范圍(通常是適合SONET/SDH頻率的線路速率)粗略地表征定時(shí)指標(biāo)。相比之下，PLL器件通常覆蓋了很寬的頻率范圍，而且在相位控制
關(guān)鍵字：鎖相環(huán) PLL

系統(tǒng)時(shí)鐘源的比較選擇及高性能PLL的發(fā)展趨勢(shì)

在所有電子系統(tǒng)中，時(shí)鐘相當(dāng)于心臟，時(shí)鐘的性能和穩(wěn)定性直接決定著整個(gè)系統(tǒng)的性能。典型的系統(tǒng)時(shí)序時(shí)鐘信號(hào)的產(chǎn)生和分配包含多種功能，如振蕩器源、轉(zhuǎn)換至標(biāo)準(zhǔn)邏輯電平的部件以及時(shí)鐘分配網(wǎng)絡(luò)。這些功能可以由元器件芯片組或高度集成的單封裝來完成，如圖1所示。系統(tǒng)時(shí)鐘源需要可靠、精確的時(shí)序參考，通常所用的就是晶體。本文將比較兩種主要的時(shí)鐘源——晶體振蕩器(XO，簡(jiǎn)稱晶振)模塊和鎖相環(huán)(PLL)合成器，并探討高性能PLL的發(fā)展趨勢(shì)。? ? 圖1：安森美半導(dǎo)體提供的
關(guān)鍵字：時(shí)鐘源選擇 PLL 發(fā)展

系統(tǒng)時(shí)鐘源的比較及高性能PLL的趨勢(shì)

在所有電子系統(tǒng)中，時(shí)鐘相當(dāng)于心臟，時(shí)鐘的性能和穩(wěn)定性直接決定著整個(gè)系統(tǒng)的性能。典型的系統(tǒng)時(shí)序時(shí)鐘信號(hào)的產(chǎn) ...
關(guān)鍵字：振蕩鎖相環(huán) PLL 同步緩存倍頻動(dòng)態(tài)

采用PLL技術(shù)的合成頻率源設(shè)計(jì)

介紹分頻鎖相頻率合成技術(shù)。通過對(duì)鎖相環(huán)工作過程及相位噪聲等的基本原理的分析,采用PLL技術(shù)成功設(shè)計(jì)了1.8 GHz鎖相頻率源。
關(guān)鍵字： PLL 合成頻率源

低噪聲、集成的VCO/PLL RF合成器滿足了無線基礎(chǔ)設(shè)施的需求(圖)

無線通信應(yīng)用中的合成器
在無線通信系統(tǒng)設(shè)計(jì)中，為混頻器與調(diào)制解調(diào)器生成本地振蕩器(LO)時(shí)鐘的合成器是決定系統(tǒng)性能高低的關(guān)鍵組件。其會(huì)直接降低系統(tǒng)性能裕量，進(jìn)而影響接收機(jī)的靈敏度、發(fā)送器的誤差矢量幅度(EVM
關(guān)鍵字：德州儀器無線基礎(chǔ)設(shè)施需求滿足合成器集成 VCO/PLL RF 噪聲

ADI公司為無線應(yīng)用推出高分辨率PLL

　　Analog Devices發(fā)布了ADF4157——一款最新的高頻率、小數(shù)N分頻鎖相環(huán)(PLL)頻率合成器，適合用于需要低相位噪聲和超精細(xì)控制分辨率的應(yīng)用，例如衛(wèi)星通信、專用集群移動(dòng)通信網(wǎng)(PMR)、儀器和無線基站設(shè)備，其中包括那些支持GSM，PCS，DCS， WiMAX，CDMA 和W-CDMA網(wǎng)絡(luò)。這種25 bit固定系數(shù)分頻器提供超精細(xì)頻率分辨率。ADI公司的設(shè)計(jì)軟件和仿真軟件能夠大大簡(jiǎn)化和改善環(huán)路濾波器設(shè)計(jì)，該軟件可在ADI公司的網(wǎng)站：http://www.analog.com/adisimp
關(guān)鍵字：通訊無線網(wǎng)絡(luò) ADF4157 ADI PLL 放大器

采用單芯片KH93L001UC實(shí)現(xiàn)USB Phone功能

　　摘要：KH93L001UC是旺宏微電子（蘇州）有限公司推出的單芯片USB Phone解決方案；本文介紹了這顆芯片的基本框架，并詳細(xì)介紹了如何采用這款芯片來實(shí)現(xiàn)VOIP功能。　　關(guān)鍵詞：USB，HID，Codec，PLL，網(wǎng)絡(luò)電話 1．概述　　KH93L001UC是旺宏微電子（蘇州）有限公司2006年推出的USB Phone單芯片解決方案，其內(nèi)部高度集成了USB Transceiver，Voice Codec，PLL，Regulator，蜂鳴器接口，HID鍵盤接口及GP
關(guān)鍵字： USB HID Codec PLL 網(wǎng)絡(luò)電話 MCU和嵌入式微處理器

數(shù)字娛樂設(shè)備中采用多鎖相環(huán)和擴(kuò)頻時(shí)鐘進(jìn)行設(shè)計(jì)的優(yōu)勢(shì)

數(shù)字電視行業(yè)正在以驚人的速度發(fā)展，LCD和PDP（平板顯示器）已約占總出貨量的50%。據(jù)估計(jì)，數(shù)字電視（DTV）市場(chǎng)在2006年至2010年之間的復(fù)合年增長(zhǎng)率（CAGR）將猛增到23%。成品數(shù)字電視產(chǎn)品價(jià)格的迅速下降將導(dǎo)致OEM、ODM和EMS廠商都更加注重減少元器件數(shù)量、降低材料成本和加強(qiáng)集成度。從這種意義上講，制造廠商有必要對(duì)每一個(gè)加入到系統(tǒng)中的元器件進(jìn)行充分考慮，也包括系統(tǒng)的核心——時(shí)鐘。　　由于數(shù)字電視的產(chǎn)量巨大，制造廠商最關(guān)注的就是如何在供應(yīng)高質(zhì)量的產(chǎn)品的同時(shí)，讓大眾的消費(fèi)更加劃算。隨著電
關(guān)鍵字：消費(fèi)電子鎖相環(huán) PLL 擴(kuò)頻時(shí)鐘模擬IC

卓聯(lián)推出集成模擬/數(shù)字PLL系列器件樣品

　　卓聯(lián)半導(dǎo)體公司（Zarlink Semiconductor Inc.）日前宣布推出集成模擬/數(shù)字PLL（鎖相環(huán)路）的系列器件樣品。新器件滿足所有同步以太網(wǎng)時(shí)鐘要求，包括ITU-T（國(guó)際電信聯(lián)盟）的最新建議標(biāo)準(zhǔn)。　　2007年6月通過的ITU-T G.8262 標(biāo)準(zhǔn) (原G.paclock)規(guī)定了同步以太網(wǎng)網(wǎng)絡(luò)設(shè)備中使用的時(shí)鐘器件的最低性能要求。該標(biāo)準(zhǔn)規(guī)定的PLL性能參數(shù)包括漂移、抖動(dòng)、瞬態(tài)相位、時(shí)鐘帶寬、頻率精度和保持等。　　“卓聯(lián)半導(dǎo)體公司是提供滿足所有同步以太網(wǎng)時(shí)鐘要求的單片器件的第一家
關(guān)鍵字：卓聯(lián) PLL

Kawasaki Microelectronics推出MIPS-Based Topaz先進(jìn)SoC計(jì)算子系統(tǒng)

　　MIPS科技宣布，Kawasaki Microelectronics（K-micro）已采用 MIPS-Based™ Topaz 先進(jìn) SoC 計(jì)算子系統(tǒng)，進(jìn)軍快速增長(zhǎng)的無源光網(wǎng)絡(luò)（PON）市場(chǎng)。采用 MIPS32®24Kc™ 和 24Kf™ 處理器的 Topaz 有助于 PON 設(shè)計(jì)師更快更有效地推出高性能設(shè)備。K-m
關(guān)鍵字： Kawasaki Microelectronics MIPS-Based SoC Topaz 單片機(jī) 計(jì)算子系統(tǒng) 嵌入式系統(tǒng) SoC ASIC

Kawasaki Microelectronics推出MIPS-Based Topaz先進(jìn)SoC計(jì)算子系統(tǒng)

　　MIPS科技宣布，Kawasaki Microelectronics（K-micro）已采用 MIPS-Based™ Topaz 先進(jìn) SoC 計(jì)算子系統(tǒng)，進(jìn)軍快速增長(zhǎng)的無源光網(wǎng)絡(luò)（PON）市場(chǎng)。采用 MIPS32®24Kc™ 和 24Kf™ 處理器的 Topaz 有助于 PON 設(shè)計(jì)師更快更有效地推出高性能設(shè)備。K-m
關(guān)鍵字： MIPS-Based SoC Topaz 計(jì)算子系統(tǒng) 消費(fèi)電子 SoC ASIC 消費(fèi)電子

新型雙環(huán)900MHz、1800MHz頻段數(shù)字調(diào)諧系統(tǒng)

王仁發(fā),林秩盛,陸南昌,熊燕(中山大學(xué) 電子與通信工程系, 廣州 510275) 　　摘　要：研究了DDS+雙PLL構(gòu)成的新型數(shù)字調(diào)諧系統(tǒng):A環(huán)產(chǎn)生DDS所需的時(shí)鐘信號(hào),B環(huán)產(chǎn)生高頻輸出。B環(huán)使調(diào)諧器輸出頻率f0作較大變化,A環(huán)和DDS使f0作小變動(dòng)。該系統(tǒng)工作頻率為850MHz~925MHz和1700MHz~1850MHz,頻率分辨率可達(dá)25kHz。在單片微機(jī)控制下,可實(shí)現(xiàn)跳頻。　　關(guān)鍵詞：數(shù)字調(diào)諧系統(tǒng) DDS PLL 跳頻　　數(shù)字調(diào)諧系統(tǒng)是現(xiàn)代收發(fā)信機(jī)的核心,其性能直接影響通信質(zhì)
關(guān)鍵字： DDS PLL 數(shù)字調(diào)諧系統(tǒng) 跳頻

Linear同步降壓型 DC/DC 轉(zhuǎn)換器以擴(kuò)頻或 PLL 模式工作

提供高達(dá) 600mA 的電流凌力爾特公司（Linear Technology Corporation）推出高效率、2.25MHz、同步降壓型穩(wěn)壓器 LTC3543，該器件可提供高達(dá) 600mA 的連續(xù)輸出電流，采用 2mm x 3mm DFN 封裝。LTC3543 能以 2.25MHz 恒定頻率、擴(kuò)頻或同步鎖相環(huán)（PLL）模式工作，從而為實(shí)現(xiàn)非常低噪聲運(yùn)作
關(guān)鍵字： DC/DC Linear PLL 單片機(jī) 電源技術(shù) 模擬技術(shù) 模式工作嵌入式系統(tǒng) 同步降壓型轉(zhuǎn)換器

串行輸入PLL集成頻率合成器MB15A02及其應(yīng)用

MB15A02是日本富士通公司開發(fā)的集成PLL頻率合成器。它采用變模分頻技術(shù)，是一個(gè)單片串行輸入PLL頻率合成器，MB15A02具有如下特點(diǎn)：
關(guān)鍵字： PLL 15A A02 MB

Dallas推出晶體時(shí)鐘發(fā)生器DS1080L

Dallas Semiconductor近期推出一款晶體時(shí)鐘發(fā)生器DS1080L。DS1080L內(nèi)部集成鎖相環(huán)(PLL)，用于產(chǎn)生時(shí)鐘輸出，同時(shí)還具有三種引腳可選的倍頻速率和三種抖動(dòng)幅度，可降低EMI；其周期抖動(dòng)低至75ps。DS1080L提供擴(kuò)頻禁用模式和關(guān)斷模式，可節(jié)省功耗。　　DS1080L具有1、2和4三種引腳可選的整數(shù)倍頻因子，當(dāng)與一個(gè)低成本16MHz至34.4MHz晶體配合使用時(shí)，能夠產(chǎn)生16MHz至134MHz輸出頻率。引腳可選的中心擴(kuò)頻抖動(dòng)幅度可選擇為
關(guān)鍵字： Dallas PLL 時(shí)鐘