rf-fpga 文章 進入rf-fpga技術社區(qū)
FPGA實現的FIR算法在汽車動態(tài)稱重儀表中的應用
- 摘 要： 本文介紹了用FPGA實現的FIR算法，并對這種算法應用于汽車動態(tài)稱重儀表中的結果做了分析。實踐證明此算法用于動態(tài)稱重具有良好的效果。關鍵詞： FPGA；FIR；動態(tài)稱重引言車輛在動態(tài)稱重時，作用在平臺上的力除真實軸重外，還有許多因素產生的干擾力，如：車速、車輛自身諧振、路面激勵、輪胎驅動力等，給動態(tài)稱重實現高精度測量造成很大困難。若在消除干擾的過程中采用模擬方法濾波，參數則不能過大，否則將產生過大的延遲導致不能實現實時處理，從而造成濾波后的信號仍然含有相當一部分的噪聲。所以必須采用數字濾波消
- 關鍵字： FIR FPGA 動態(tài)稱重
全數字鎖相環(huán)的設計
- 摘要：本文在說明全數字鎖相環(huán)的基礎上，提出了一種利用FPGA設計一階全數字鎖相環(huán)的方法，并給出了關鍵部件的RTL可綜合代碼，并結合本設計的一些仿真波形詳細描述了數字鎖相環(huán)的工作過程，最后對一些有關的問題進行了討論。關鍵詞：全數字鎖相環(huán)；DPLL；FSK；FPGA 引言鎖相環(huán)(PLL)技術在眾多領域得到了廣泛的應用。如信號處理，調制解調，時鐘同步，倍頻，頻率綜合等都應用到了鎖相環(huán)技術。傳統的鎖相環(huán)由模擬電路實現，而全數字鎖相環(huán)(DPLL)與傳統的模擬電路實現的PLL相比，具有精度高且不受溫度和電壓影響，環(huán)路
- 關鍵字： DPLL FPGA FSK 全數字鎖相環(huán)
用CPLD和外部SRAM構成大容量FIFO的設計
- 摘要：對照一般通用FIFO的外部控制線，以及視頻服務器應用的具體要求，設計完成用CPLD和外部SRAM構成的大容量、廉價、高速FIFO，除了可以滿足視頻服務器碼流緩沖的需要外，也可以作為一個通用的大容量FIFO。關鍵詞：視頻服務器、碼流平滑、FPGA/CPLD、FIFOThe design of FIFO consisted of CPLD and SRAMRen Sanjun Hu WenjieDSP Center of Institute of Acoustics, Chinese Academy
- 關鍵字： 視頻服務器、碼流平滑、FPGA/CPLD、FIFO 存儲器
精簡的FPGA編程方法
- 引言便攜式、小型的儀表和設備是一個非常重要的應用領域，在未來一段時間內會有比較大的市場。而FPGA等現場可編程器件也是正在興起與普及的一種器件，把FPGA更好地運用到上述儀表和設備中，可以減少這些儀器、設備的開發(fā)周期，大幅度提升這些儀器的性能，減少總成本和體積等。在許多應用場合，如大型設備中的板卡，比較適合采用標準的FPGA編程電路。但是對于便攜式設備的應用場合，采用標準電路聯系FPGA與CPU需要消耗的資源太多。許多DSP芯片只有2個通用I/O引腳，所以如果能只使用1~2個引腳就完成FPGA編程功能，意
- 關鍵字： FPGA
基于FPGA的直接數字頻率合成器的設計和實現
- 概述直接數字頻率合成技術(Direct Digital Frequency Synthesis,即DDFS,一般簡稱DDS)，是從相位概念出發(fā)直接合成所需要波形的一種新的頻率合成技術。目前各大芯片制造廠商都相繼推出采用先進CMOS工藝生產的高性能、多功能的DDS芯片,為電路設計者提供了多種選擇。然而在某些場合，專用DDS芯片在控制方式、置頻速率等方面與系統的要求差距很大，這時如果用高性能的FPGA器件來設計符合自己需要的DDS電路，就是一個很好的解決方法。ACEX 1K器件是Altera公司著眼于通信、音
- 關鍵字： FPGA
rf-fpga介紹
您好，目前還沒有人創(chuàng)建詞條rf-fpga!
歡迎您創(chuàng)建該詞條，闡述對rf-fpga的理解，并與今后在此搜索rf-fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對rf-fpga的理解，并與今后在此搜索rf-fpga的朋友們分享。 創(chuàng)建詞條
rf-fpga電路
rf-fpga相關帖子
rf-fpga資料下載
rf-fpga專欄文章
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473