高密度互連（HDI）技術遠不止電路設計的小型化。它代表著我們行業(yè)的重大突破。作為《快樂的霍爾頓》的作者人類發(fā)展指數(shù)手冊HDI打破了傳統(tǒng)的“以同樣的方式，只不過更小”的傳統(tǒng)方法。HDI的進步不僅改善了元件連接的尺寸和幾何結構，還改變了器件本身的電性能，從而降低了功耗，提高了性能。

在現(xiàn)代水平上實施HDI涉及到在材料、成像、裝配、測試和設計方面做出改變。本文研究了這些變化，并展望了在不久的將來我們可能看到的情況，因為HDI將繼續(xù)改變我們看待復雜、緊湊的電路以及它們使之成為可能的設備的方式。

在歷史上，增加功能性和減小封裝尺寸的雙重力量共同推動了HDI的發(fā)展。為電子產(chǎn)品添加新的特性和功能需要額外的組件和電路，但是市場需求，無論是消費電子產(chǎn)品還是商業(yè)電子產(chǎn)品，都需要越來越小的占地面積和更低的功耗（通常以電池壽命來衡量）。HDI首先解決了如何更有效地安裝組件的問題。

隨著設備之間的距離縮小，工程師們注意到設備間信號的上升時間與整體封裝尺寸之間的關系。減小跟蹤距離（從一個設備到下一個設備的空間）縮短了設備間電壓達到所需水平所需的時間，這既因為距離較低，也因為相應的電容更小。這有助于提高使用開發(fā)中的HDI技術設計的產(chǎn)品的性能。

使HDI成為可能的一個關鍵技術進步是微孔，一種連接電路板上元件的新方法。傳統(tǒng)的印刷電路板（PCB）技術，從20世紀40年代末到80年代，依賴于分立元件之間的光蝕刻痕跡，通常使用完全穿過PCB的安裝孔（例如使用波峰焊接設備）。從20世紀90年代末開始，微通孔（一種深徑比明顯低于早期通孔通孔的電路路徑）的性能和可靠性受到了嚴格的測試。當長徑比小于1:1時（與長徑比在6:1到20:1之間的通孔通孔相比），這些新的、薄的微孔的熱循環(huán)壽命是以前的許多倍。

最初，他們制造出的微氣孔和HDI印刷電路板是基于當時新的表面貼裝器件（SMD）技術，即將分立元件焊接到PCB的頂層，而不是穿過多層。然而，隨著功能復雜性的不斷增長，有必要開發(fā)多層安裝和設計技術。早期的基準測試表明，與可控阻抗12層通孔設計，8層HDI多層膜將PCB的面積減少了40%，同時也減少了4層。這降低了成本，同時也使更小的產(chǎn)品成為可能。

HDI的好處：左邊的綠色PCB是傳統(tǒng)的12層通孔控制阻抗設計。黑色PCB顯示基準8層HDI重新設計，在相同功能下節(jié)省40%的表面積和33%的層深。

多層/微孔法涉及PCB制造過程的所有階段的變化，尤其是元件和設計：

?組件：組件設計的復雜性持續(xù)增加，尺寸不斷縮小，這與摩爾定律一致，摩爾定律指出，設備密度大約每19個月翻一番。隨著器件密度的增大，對PCB器件的功能要求也隨之顯著提高。更小的設備可以在一塊PCB上安裝更多；此外，這些設備通常有更多的連接，這必須在PCB上加以考慮。

?設計：PCB設計，包括剛性和柔性，必須適應表面貼裝設備（SMD）結構的連續(xù)發(fā)展。傳統(tǒng)的多氯聯(lián)苯已經(jīng)無法滿足這些更現(xiàn)代、更復雜的設備的需求。設備有更多的軌跡和更細的間距，需要PCB設計，以解決縮短的距離，以及需要與多層連接的限制，基于SMD的設計。

?制造：正如老派的通孔設計必須逐步淘汰以處理SMD元件，其使用波峰焊接設備的制造工藝也不再適用于現(xiàn)代IC封裝。將SMD元件與PCB結合的熱黏合劑，取代了傳統(tǒng)的從下方焊接引腳的技術。

HDI在性能、封裝尺寸和整體重量方面提供了許多優(yōu)勢。當HDI應用于手持、可穿戴和移動電子產(chǎn)品時，這些因素的結合使得HDI尤其具有吸引力。

HDI的主要動機很簡單：一個設備中的晶體管數(shù)量越多，功能就越強大，性能也就越高。除了在給定產(chǎn)品中使用更強大、更緊湊的設備可以提高性能外，高密度設計的實際幾何結構本身也可以提高性能。

較短的記錄道（無論是片上記錄道還是HDI板上的記錄道）減少了電信號在組件之間傳輸所需的時間。作為另一種電氣優(yōu)勢，器件之間的小通孔（特別是當與器件內部的小軌跡耦合時）減小了電路中的總電容，從而減少了信號的上升時間。此外，高密度設計降低了電感，降低了對相鄰引線和引腳的影響。這就是HDI在PCB上放置更多晶體管的能力，這不僅使該設備具有更大的功能，而且還帶來了更高的性能。

微氣孔（紅色顯示）連接HDI PCB層內的嵌入電容器和電阻。減少導電材料的距離和質量可以提高緊湊、復雜設備的電氣性能。

整體電容減少的一個副作用是降低了HDI器件所需的電壓。反過來，電壓的下降不僅意味著需要更小的電池，而且也減少了熱量的產(chǎn)生，這意味著散熱問題較少。消除大的散熱器硬盤散熱和可穿戴電子產(chǎn)品的發(fā)展為許多可穿戴電子產(chǎn)品的發(fā)展做出了貢獻。

最后，以HDI布局和結構為重點的設計和制造過程的開發(fā)，減少了原型開發(fā)時間和成本，因此可以加快產(chǎn)品引進。這種上市時間（TTM）的縮短意味著更大的盈利潛力，因為潛在客戶更快地轉化為實際客戶。

使現(xiàn)代HDI成為可能的技術進步本質上是設備制造商和PCB設計者之間的舞蹈，每一個都提供了新的技術，這些新技術要求，或者有時允許另一方隨著設備密度的提高而前進。

隨著集成電路變得越來越強大和更小，將它們安裝到pcb上的技術必須進行調整，以充分利用新的設備。早期的密集型集成電路包括球柵陣列（BGA）器件，在這種器件中，器件的整個下側都可用于連接，而不是像以前在IC結構中采用標準的雙列直插封裝（DIP）設計那樣在每側都用引腳封裝。BGA支架，其極短的引線，提供了一個重要的步驟，以減少電感相關的信號失真，有助于整體性能的HDI設計。BGA器件的主要負電荷是轉換成執(zhí)行將BGA安裝到PCB的機器的初始成本；作為直插式組件主流的波峰焊接機無法滿足BGA器件所要求的表面組裝。

芯片規(guī)模封裝（CSP）將BGA原理提升到了一個新的層次。CSP組件最初被稱為“芯片尺寸封裝”，其設計初衷是器件不會比芯片本身大，器件底部有BGA型引線。這一名稱的改變反映了封裝的需要，最初的定義是CSP器件的尺寸不超過器件所用芯片的1.2倍。然而，隨著半導體制造技術的改進（摩爾定律繼續(xù)被證明是準確的），芯片本身縮小了，但封裝尺寸本身保持不變。CSP的定義改為指安裝球間距不超過1mm的設備。

PCB封裝的密度有多高？1996年索尼DCR-PC7微型攝像機所用的電路板使用0.15毫米間距的痕跡連接組件兩側的20個CSP設備（0.5毫米間距）。

直接芯片連接（DCA）通過將引線直接沉積在硅上，而不是使用將芯片的焊盤連接到PCB上的痕跡，繼續(xù)朝著更高密度的方向發(fā)展。這種技術有時也被稱為“倒裝芯片”，因為導電墊安裝在晶圓上作為最后的構造階段，然后器件被倒置安裝在PCB上，通常在就位后使用底充工藝覆蓋模具的側面。

從PCB制造商的角度來看，via in-pad design與DCA和CSP合作，以確保這些高密度半導體在最終應用中都到位后有一個高效的工作環(huán)境。焊盤內通孔設計將通孔直接置于設備的焊盤下方，這是電感、電容和發(fā)熱的減少在最終應用中產(chǎn)生差異的地方。電流通孔焊盤設計能夠產(chǎn)生間距為0.75mm的跡線，并提供一個平坦的表面，以實現(xiàn)良好的設備連接。

集成電路設計和印刷電路板技術之間的技術飛躍，導致了當今流行的可穿戴和便攜式電子設備，從微型數(shù)碼攝像機和筆記本電腦到智能手機和智能手表。IBM在紐約理工大學的新一代300毫米晶體管設計工廠在紐約理工大學揭幕。雖然10納米以下的設計已經(jīng)在實驗上進行了十多年的驗證，但使用硅鍺（SiGe）基片的IBM/SUNY芯片是第一次大規(guī)模演示ic生產(chǎn)技術。

這一發(fā)展的意義：IBM聲稱，由于緊密堆疊，這些7nm芯片的表面積比現(xiàn)在的芯片減少了近50%。這一發(fā)展的兩個關鍵是使用極紫外（EUV）光進行光刻，以及使用SiGe作為痕跡本身。與目前的光刻標準（波長為193nm的氟化氬激光器）相比，EUV的波長只有13.5nm。此外，標準硅已經(jīng)無法在7nm處攜帶足夠的電流，因為在如此窄的通道中沒有足夠的原子來傳輸信號。鍺的加入增加了電子的遷移率，使器件能夠正常工作。

7nm芯片距離進入主流制造技術至少還有兩年的時間，但用SiGe芯片制造的產(chǎn)品的復雜性和豐富性將是HDI電路設計師的下一個挑戰(zhàn)。最初的挑戰(zhàn)很可能是設計更小的pcb以適應器件占地面積的顯著減少，這很可能需要在小軌跡設計和制造方面取得新的進展。最終，由于設備尺寸的減小總是伴隨著性能和復雜度的提高，這些小軌跡設計將被迫以相同或更小的占地面積來應對更大的復雜性和更高數(shù)量的互連。HDI的歷史表明，這種將IC設計的進步與PCB設計和結構的進步相匹配的平衡行為有望在未來取得令人興奮的進展。