當今 PCB 設計人員面臨的許多問題都與電源噪聲有關。有可用于解決簡單問題的指南，但對于更復雜的問題，理解和考慮有助于提供最佳和干凈的解決方案的所有參數(shù)至關重要。

本技術簡介描述了 IDT 用于分析其設備的電源噪聲抑制 (PSNR) 的程序。PSNR 衡量電路抑制耦合到電源的各種頻率噪聲的能力。在高速模擬和數(shù)字電路中，電源引腳容易受到隨機噪聲的影響。此外，大多數(shù)設計使用線性穩(wěn)壓器或開關穩(wěn)壓器作為 IC 的電源。線性穩(wěn)壓器幾乎總是從開關 DC/DC 轉換器獲得輸入電壓。因此，設計中的電源噪聲通常來自電源的開關噪聲和電路板其他高頻部分的耦合。

電源濾波器的拓撲
圖 1 是一個簡化的 3 元件電源濾波電路，推薦用于電源軌。它由一個0.1μF電容（C1）、一個鐵氧體磁珠（FB1）和一個10μF電容（C2）組成。C1、FB1 和 C2 用于電源軌，而 C3 用于該軌提供的每個電源引腳。如果電源軌為多個電源引腳供電，則每個電源引腳都將有一個 0.1μF 的電容器用于去耦。

圖 1. 電源濾波器的拓撲結構

上面的鐵氧體磁珠是任何表面貼裝磁珠，對所提供的電路具有足夠的額定電流。

噪聲濾波電路的頻率響應

可以通過研究其頻率響應來了解圖 1 所示電路所展示的衰減能力。在本技術簡介的以下部分中，分別通過掃描 C1、C2 和 C3 繪制了電路的頻率響應：

圖 2：掃描 C1，同時保持 C2 = 10μF，C3 = 0.1μF – C1 的最佳值為 0.1μF
圖 3：掃描 C2，同時保持 C1 = 0.1μF，C3 = 0.1μF – C2 的最佳值為 10μF
圖 4：掃描C3，同時保持 C1 = 0.1μF，C2 = 10μF – C3 的最佳值為 0.1μF

圖 2. 掃描 C1，同時保持 C2 = 10μF，C3 = 0.1μF

圖 3. 掃描 C2，同時保持 C1 = 0.1μF，C3 = 0.1μF

圖 4. 掃描 C3，同時保持 C1 = 0.1μF，C2 = 10μF

測量電源噪聲抑制

PSNR 是通過將已知振幅和頻率的正弦信號注入被測設備 (DUT) 的各種電源引腳來測量的。IDT 時序產(chǎn)品組合中的許多器件都包含多個電源引腳。感興趣的兩個引腳是核心電源引腳和模擬電源引腳。內核電源引腳主要為所有 PLL 外設提供電壓，而模擬電源引腳為 PLL 提供電壓。應獨立分析每個電源引腳，一次應將噪聲應用于一個電源引腳。 2

用于將注入頻率應用到設備電源的技術使用電感器，該電感器會向電源提供高交流阻抗。然后，來自發(fā)生器的信號通過如圖 5 所示配置的電容器注入。應使用示波器和頻譜分析儀監(jiān)控輸入和輸出。示波器用于監(jiān)測信號幅度，而頻譜分析儀用于測量確定性抖動。

圖 5. 用于測量 PSNR 的配置

為了分析器件的性能，最初移除了所有外部旁路和去耦電容器。一個 50mV 信號從起始頻率掃描到終止頻率。在這種情況下，使用 1 kHz 至 50 MHz 的掃描范圍，涵蓋了典型應用中的大部分噪聲頻率。表 1 總結了配置參數(shù)。

圖 6 顯示了三個 PSNR 測試的結果。首先，在沒有任何去耦或旁路電容器的情況下對器件進行掃描。請注意，確定性抖動在大約 400 kHz 處達到峰值。接下來，添加了一個 0.1μf 的旁路電容器，噪聲顯著降低。最后，除了 0.1μf 外，還添加了一個 10μf 的電容器，大部分噪聲都被濾除。

圖 6. 確定性抖動與噪聲頻率

圖 7. 噪聲抑制比較：僅 0.1μF 電容器與圖 1 的濾波電路

如這些測量結果所示，0.1μf 和 10μf 電容器的組合將衰減開關電源產(chǎn)生的大部分噪聲。添加鐵氧體磁珠將進一步衰減 100kHz 至 600kHz 范圍內的噪聲，推薦使用。圖 7 比較了僅 0.1μf 的濾波器和包含圖 1 中所示所有元件（包括鐵氧體磁珠）的濾波器。

結論
本技術簡介說明了由兩個電容器和一個鐵氧體磁珠組成的簡單電源噪聲抑制拓撲的有效性。通過掃描電容器的值，圖 1 中提供了具有推薦元件值的噪聲濾波電路。濾波器性能專為各種噪聲頻率而設計。這個低通濾波器開始衰減大約 10kHz 的噪聲。如果已知特定的頻率噪聲分量，例如開關電源頻率，建議調整元件值，如果需要，添加額外的濾波以解決這些特定的噪聲分量。此外，電源平面電壓穩(wěn)定性的良好通用設計實踐建議在所有設備的局部區(qū)域添加大容量電容。