科研前線 | 刻蝕深淺知否?IBM工藝研發(fā)新成果
直擊前線科研動態(tài)
盡在芯片揭秘●科研前線
作為應(yīng)用于下一代集成電路制造工藝的GAAFET器件結(jié)構(gòu),其多層堆疊的結(jié)構(gòu)增大了刻蝕工藝的復(fù)雜性,相關(guān)參數(shù)的波動難以測量表征。IBM工藝研發(fā)團(tuán)隊通過先進(jìn)算法與機(jī)器學(xué)習(xí)結(jié)合傳統(tǒng)儀器測量發(fā)放,實現(xiàn)不通過對整個光學(xué)模型解析的計算求解路徑,相關(guān)研究成果先行刊載于IEEE Transactions on Semiconductor Manufacturing。
各大晶圓制造廠商已陸續(xù)提出基于nanosheet溝道的GAA晶體管器件結(jié)構(gòu)(以下簡稱GAAFET),GAAFET的柵極360°包裹nanosheet溝道四周,相比FinFET更能在器件尺寸縮小的同時改善靜電控制。這樣一個復(fù)雜的新結(jié)構(gòu)引入顯著增加了工藝步驟,也對新一代制造設(shè)備的改進(jìn)提出了更多的要求。
制造nanosheet GAAFET的一個關(guān)鍵工藝模塊是內(nèi)部間隔層的形成,它將溝道與與源/漏區(qū)域區(qū)分開來,并定義了柵長度。在完成內(nèi)部間隔層的沉積的前一步關(guān)鍵步驟是橫向蝕刻SiGe溝道的犧牲層。這種橫向蝕刻步驟也稱為cavity etch或壓痕(indentation),蝕刻后的完整器件堆棧示意圖如下圖所示。
如果內(nèi)部間隔層刻蝕過深,柵長和器件性能會受到影響;如果刻蝕太淺,在SiGe去除工藝環(huán)節(jié),太薄的內(nèi)部間隔層可能不足以形成隔離屏障以保護(hù)源/漏極區(qū)域。除了典型的工藝參數(shù)和統(tǒng)計變化外,內(nèi)間隔層蝕刻過程還取決于SiGe溝道的組分和厚度。然而傳統(tǒng)的基于模型的計量技術(shù)很難準(zhǔn)確地量化橫向刻蝕量,因為與縮進(jìn)過程掛鉤的體積變化幅度非常小,難以測量——具體來說一個單元內(nèi)的體積變化僅為1%左右。
針對這一工藝難題,IBM研發(fā)團(tuán)隊設(shè)計了不同的表征方法測量相關(guān)參數(shù),其成果以Development of SiGe Indentation Process Control for Gate-All-Around FET Technology Enablement為題發(fā)表于IEEE Transactions on Semiconductor Manufacturing,Daniel Schmidt為第一作者及通訊作者。
IBM研究團(tuán)隊采用多種非破壞性、并行兼容的計量方法以表征SiGe nanosheet溝道側(cè)向納米壓痕,具體研究內(nèi)容包括:
· 制備三種由不同組分的SiGe犧牲層構(gòu)成的GAAFET器件;
· 采用不同的刻蝕工藝環(huán)境以引起壓痕深度的變化;
· 通過干涉光譜法和X射線熒光分析法相結(jié)合的散射測量,輔以機(jī)器學(xué)習(xí)算法以量化SiGe納米壓痕測量;
· 給出了平均縮進(jìn)和sheet溝道縮進(jìn)兩種方法的解;
通過機(jī)器學(xué)習(xí)算法通過將熒光分析法測量差值數(shù)據(jù)與散射光譜相結(jié)合,實現(xiàn)了快速求解路徑,從而避免了對全光學(xué)模型求解的需要;最終結(jié)果顯示,光譜干涉散射法和傳統(tǒng)光學(xué)模型結(jié)合先進(jìn)的算法,可以實現(xiàn)與sheet溝道相關(guān)數(shù)據(jù)的良好匹配。
IBM所開發(fā)的側(cè)向壓痕檢測方法與高通量散射測量相結(jié)合,整合了兩種方法的優(yōu)勢,為工藝開發(fā)階段和規(guī)模量產(chǎn)階段的工藝流程監(jiān)測提供了更理想的解決方案:在工藝開發(fā)階段,晶圓工藝層堆棧的設(shè)計可能隨時變動,這是首選具有高級解釋算法的傳統(tǒng)模型;當(dāng)工藝原型確定、進(jìn)入規(guī)模量產(chǎn)階段,通過足夠多的橫軸參考數(shù)據(jù)來訓(xùn)練機(jī)器學(xué)習(xí)模型更具效益。
*博客內(nèi)容為網(wǎng)友個人發(fā)布,僅代表博主個人觀點(diǎn),如有侵權(quán)請聯(lián)系工作人員刪除。