新思科技針對臺積電3納米制程 運用廣泛IP產(chǎn)品組合加速先進芯片設(shè)計
新思科技針對臺積電的N3E制程,利用廣泛的界面IP產(chǎn)品組合,推動先進芯片設(shè)計全新潮流。橫跨最為廣泛使用的協(xié)定,新思科技IP產(chǎn)品組合在多個產(chǎn)品線的矽晶設(shè)計,提供領(lǐng)先業(yè)界的功耗、效能與面積(PPA)以及低延遲。供臺積電N3E節(jié)點使用的新思科技IP,具備與臺積電N3P制程快速整合的能力,可以讓芯片設(shè)計人員加速他們的人工智能(AI)、高效能運算(HPC)與移動通訊產(chǎn)品設(shè)計的開發(fā)流程。
新思科技行銷暨IP策略資深副總裁John Koeter表示,新思科技提供范圍極廣的高品質(zhì)IP產(chǎn)品組合,可以協(xié)助設(shè)計人員達成他們的設(shè)計目標,并以較低的風險快速將所需的IP整合進入他們的設(shè)計中。供臺積電3納米制程使用的新思科技IP,已經(jīng)獲得數(shù)十家的領(lǐng)先企業(yè)采用,以加速他們的開發(fā)作業(yè)、快速達成矽晶設(shè)計,并縮短產(chǎn)品上市的時程。
臺積電設(shè)計建構(gòu)管理處負責人Dan Kochpatcharin表示,與新思科技的長年合作,讓共同的客戶可以受益于已在臺積電先進制程技術(shù)上獲得驗證的廣泛IP產(chǎn)品組合。針對臺積電N3E制程已成功完成矽晶設(shè)計的新思科技IP,凸顯雙方共同努力,協(xié)助設(shè)計人員因應(yīng)系統(tǒng)單芯片(SoC)設(shè)計上最嚴格的PPA與延遲的要求,并加速下一代AI、HPC和移動通訊應(yīng)用的芯片創(chuàng)新研發(fā)。
*博客內(nèi)容為網(wǎng)友個人發(fā)布,僅代表博主個人觀點,如有侵權(quán)請聯(lián)系工作人員刪除。