色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          "); //-->

          博客專欄

          EEPW首頁 > 博客 > 實(shí)驗(yàn)8:4位奇偶校驗(yàn)器

          實(shí)驗(yàn)8:4位奇偶校驗(yàn)器

          發(fā)布人:xiaxue 時(shí)間:2023-10-09 來源:工程師 發(fā)布文章

          Warning: file_get_contents(https://www.eetree.cn/wiki/_media/4%E4%BD%8D%E5%A5%87%E5%81%B6%E6%A0%A1%E9%AA%8C%E5%99%A8%E7%9C%9F%E5%80%BC%E8%A1%A8.png?w=300&tok=02a86b): failed to open stream: HTTP request failed! HTTP/1.1 403 Forbidden in /var/www/html/www.edw.com.cn/www/rootapp/controllersspace/ArticlesmanageController.php on line 270 Warning: file_get_contents(https://www.eetree.cn/wiki/_media/%E9%80%BB%E8%BE%91%E7%94%B5%E8%B7%AF4%E4%BD%8D%E5%A5%87%E5%81%B6.png?w=300&tok=64a86f): failed to open stream: HTTP request failed! HTTP/1.1 403 Forbidden in /var/www/html/www.edw.com.cn/www/rootapp/controllersspace/ArticlesmanageController.php on line 270

          實(shí)驗(yàn)?zāi)康?div>
          • (1)熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法;
          • (2)通過實(shí)驗(yàn)理解和掌握奇偶校驗(yàn)器原理;
          • (3)掌握用Verilog HDL描述奇偶校驗(yàn)器的方法。
          實(shí)驗(yàn)任務(wù)

          設(shè)計(jì)一個(gè)4位奇偶校驗(yàn)器電路。要求當(dāng)輸入的4位二進(jìn)制碼中有奇數(shù)個(gè)“1”時(shí),輸出為“1”,否則輸出為“0”。

          實(shí)驗(yàn)原理

          奇偶校驗(yàn),即判斷輸入變量中1的個(gè)數(shù)。當(dāng)輸入變量中1的個(gè)數(shù)是奇數(shù)時(shí),輸出為1。當(dāng)輸入變量中1的個(gè)數(shù)是偶數(shù)時(shí),輸出為0。真值表及邏輯表達(dá)式如下所示:

          Y=A’B’C’D+A’B’CD’+A’BC’D’+A’BCD+AB’C’D’+AB’CD+ABC’D+ABCD’
          經(jīng)過化簡(jiǎn)得到:Y=A⊕B⊕C⊕D


          邏輯電路

          Verilog HDL建模描述

          4選1多路選擇器程序清單mult4.v

            module parity4   (
               input wire a,b,c,d,           //定義4個(gè)輸入
               output wire led    	        //定義奇偶校驗(yàn)輸出結(jié)果對(duì)應(yīng)的led
             );
             assign led = a^b^c^d;		//根據(jù)邏輯表達(dá)式賦值
            endmodule
          實(shí)驗(yàn)步驟
          1. 打開Lattice Diamond,建立工程。
          2. 新建Verilog HDL設(shè)計(jì)文件,并鍵入設(shè)計(jì)代碼。
          3. 綜合并分配管腳,將輸入信號(hào)(a,b,c,d)分配至撥碼開關(guān)(M7,M8,M9,M10),將輸出信號(hào)led分配至板卡上的LED(N13)。
          4. 構(gòu)建并輸出編程文件,燒寫至FPGA的Flash之中。
          5. 改變撥碼開關(guān),觀察輸出結(jié)果。


          *博客內(nèi)容為網(wǎng)友個(gè)人發(fā)布,僅代表博主個(gè)人觀點(diǎn),如有侵權(quán)請(qǐng)聯(lián)系工作人員刪除。



          關(guān)鍵詞: 奇偶校驗(yàn)器

          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉