10月13日消息，臺積電在歐洲舉辦2023 臺積電開放創(chuàng)新平臺（Open Innovation Platform ，OIP）活動，向合作伙伴展示下一代晶圓代工技術(shù)，并表示目前芯片設計人員所需的全新的面向2nm制程工藝的EDA、模擬和驗證工具及部分IP都已可供使用，相關(guān)生態(tài)系統(tǒng)正在形成。

臺積電計劃在2025下半年量產(chǎn)2nm（N2）制程，由于GAA晶體管構(gòu)架與臺積電目前3nm FinFET完全不同，因此配套的EDA工具和IP都需要進行針對性更新。不過，臺積電的OIP平臺能使合作伙伴提前開始開發(fā)產(chǎn)品。

臺積電設計基礎設施管理事業(yè)部處長Dan Kochpatcharin表示，“針對N2，我們可以提前兩年合作，因為Nanosheet是不同的。EDA工具必須準備就緒，而OIP能使我們盡早與合作伙伴合作，臺積電有龐大的工程團隊，可與EDA、IP等合作伙伴合作?！?/p>

目前主要的EDA工具廠商Cadence和新思科技，以及Ansys和Siemens EDA等廠商的許多工具都已經(jīng)通過了臺積電認證，不過IP設計則需要更長時間。

根據(jù)臺積電公布的信息，非易失性內(nèi)存（non-volatile memory）、接口IP、chiplet相關(guān)IP等模塊尚未出現(xiàn)，這成為部分芯片設計的瓶頸，但臺積電的合作伙伴都正在積極開發(fā)。目前用于設計2nm芯片的工具和生態(tài)系統(tǒng)正在形成，但還沒有全部到位。

Kochpatcharin指出，開發(fā)采用Nanosheet晶體管的IP并不難，但確實需要更多、更長的周期時間，部分IP供應商也仍需要接受培訓，當接受培訓后，設計上就會變得容易，這就是臺積電之所以很早就開始的原因。

目前許多芯片的主要建構(gòu)模塊都已支持N2，但在臺積電2nm量產(chǎn)前，許多公司仍有許多事情要做。至于設計IP和開發(fā)工具的大公司已在開發(fā)2nm芯片，到2025年量產(chǎn)時，他們的產(chǎn)品應該已經(jīng)準備就緒。隨著臺積電及合作伙伴的2nm準備工作進展順利，其他芯片設計公司也可以準備設計規(guī)劃。

編輯：芯智訊-林子