1971年發(fā)明的處理器芯片起著定義計(jì)算機(jī)的作用，從此，計(jì)算機(jī)是按照處理器芯片的發(fā)展而演變的,是芯片上的計(jì)算機(jī)，處理器芯片的ISA(Instruction Set Architecture，指令集架構(gòu))已是國外的一統(tǒng)天下。1987年人們提出了系統(tǒng)芯片(SoC)的概念，研究如何將計(jì)算機(jī)的系統(tǒng)設(shè)計(jì)都轉(zhuǎn)移到系統(tǒng)芯片設(shè)計(jì)上來，將起到換代的作用。系統(tǒng)芯片已有總線互連的MP(Multi-Processor，多處理器)系統(tǒng)芯片與網(wǎng)絡(luò)互連的AP(Array Processor，陣列處理器)系統(tǒng)芯片，但AP系統(tǒng)芯片還沒有發(fā)展到成熟的階段，給我國的芯片設(shè)計(jì)提供了一次競爭的機(jī)會(huì)。因此，我們對(duì)MPP(Massively Parallel Processing，大規(guī)模并行處理)系統(tǒng)芯片體系結(jié)構(gòu)進(jìn)行了研究[1]。現(xiàn)在，又從數(shù)據(jù)流動(dòng)的計(jì)算模式、并行計(jì)算的陣列芯片、應(yīng)用演變的數(shù)學(xué)技術(shù)、以及硅基芯片的制造技術(shù)等4個(gè)方面的統(tǒng)一，研究了陣列處理器系統(tǒng)芯片的發(fā)展問題，提出了如何設(shè)計(jì)一種統(tǒng)一體系結(jié)構(gòu)的陣列處理器系統(tǒng)芯片，簡稱APU(Array Processing for Unification architecture，統(tǒng)一體系結(jié)構(gòu)的陣列處理器)系統(tǒng)芯片。

　　數(shù)據(jù)流動(dòng)的計(jì)算模式的統(tǒng)一

　　1935年的圖靈抽象機(jī)定義了控制數(shù)據(jù)流動(dòng)而完成計(jì)算的計(jì)算模式，現(xiàn)在已形成了指令流、數(shù)據(jù)流與構(gòu)令流三種控制數(shù)據(jù)流動(dòng)的計(jì)算模式?，F(xiàn)在流行的控制數(shù)據(jù)流動(dòng)的計(jì)算模式主要是馮·諾依曼的指令流計(jì)算模式，有SISD、SIMD、MISD與MIMD四種體系結(jié)構(gòu)的指令流計(jì)算模式。但現(xiàn)在的單核/多核/眾核芯片，只實(shí)現(xiàn)了SISD的指令流計(jì)算模式，以及MMX[SIMD]，流水線[MISD]，VLIW[MIMD]等低并行計(jì)算度的指令流計(jì)算模式。由于SIMD的指令流計(jì)算模式最適合圖像處理算法，SIMD體系結(jié)構(gòu)的處理器與計(jì)算機(jī)早已得到了發(fā)展。數(shù)據(jù)流計(jì)算模式是采用電路設(shè)計(jì)的ASIC/ASSP芯片，或者是靜態(tài)重構(gòu)的FPGA芯片實(shí)現(xiàn)的，而構(gòu)令流計(jì)算模式是通過可重構(gòu)的RC Device(Re Configurable Device)芯片實(shí)現(xiàn)的，它們的計(jì)算效率高，應(yīng)用的設(shè)計(jì)門檻也高，沒有程序設(shè)計(jì)的靈活性，芯片的品種多。因此，我們研究并實(shí)現(xiàn)了MISD/MIMD的指令流計(jì)算模式，它不僅具有數(shù)據(jù)流/構(gòu)令流計(jì)算模式的計(jì)算高效性，而且具有程序設(shè)計(jì)的靈活性，應(yīng)用的設(shè)計(jì)門檻低，芯片的品種少等。計(jì)算模式的統(tǒng)一就是用MISD/MIMD的指令流計(jì)算模式，取代沒有程序設(shè)計(jì)靈活性的數(shù)據(jù)流/構(gòu)令流計(jì)算模式，使所有計(jì)算統(tǒng)一成指令流計(jì)算模式。

　　并行計(jì)算的陣列芯片的統(tǒng)一

　　從并行計(jì)算來看，有任務(wù)級(jí)并行計(jì)算、數(shù)據(jù)級(jí)并行計(jì)算、操作級(jí)并行計(jì)算與指令級(jí)并行計(jì)算的陣列芯片?，F(xiàn)在的MPP計(jì)算機(jī)主要是按任務(wù)級(jí)并行(TLP，Task Level Parallel)完成計(jì)算的;是采用單核/多核/眾核芯片實(shí)現(xiàn)的。單核/多核/眾核芯片正在向TLP計(jì)算的MP系統(tǒng)芯片與AP系統(tǒng)芯片演變[2，3]，TLP計(jì)算是將任務(wù)(進(jìn)程/線程)映射到核(處理器)上完成計(jì)算的，是一種MPMD的計(jì)算。由于任務(wù)(進(jìn)程/線程)之間存在同步與互斥問題，TLP計(jì)算的效率低、編程復(fù)雜。數(shù)據(jù)級(jí)并行(DLP，Data Level Parallel)計(jì)算是按SIMD模式完成的計(jì)算，主要是采用指令流計(jì)算模式中的SIMD體系結(jié)構(gòu)實(shí)現(xiàn)的，已有GPU等系統(tǒng)芯片[4,5]，以及GPU或者是CPU+GPU的MPP計(jì)算機(jī)。操作級(jí)并行(OLP，Operation Level Parallel)計(jì)算是在數(shù)據(jù)流計(jì)算模式的ASIC/ASSP/FPGA陣列芯片，與構(gòu)令流計(jì)算模式的RC Device的陣列芯片上完成并行計(jì)算的，沒有程序設(shè)計(jì)(改變)的靈活性?？茖W(xué)和藝術(shù)都是用來探索4維的時(shí)空關(guān)系的，APU系統(tǒng)芯片是采用PE(Processing Element)之間的鄰接(abutting)技術(shù)，探索4維的時(shí)空并行計(jì)算關(guān)系的，實(shí)現(xiàn)DLP計(jì)算與指令級(jí)并行(ILP，Instruction Level Parallel)計(jì)算的。陣列芯片的統(tǒng)一就是SIMD的DLP計(jì)算與MISD/MIMD的ILP計(jì)算，是采用處理元之間鄰接互連(Abutting)的APU系統(tǒng)芯片統(tǒng)一實(shí)現(xiàn)的。