在圖10中，機(jī)箱配置為在PFI 6的Dev1中導(dǎo)入觸發(fā)器。查閱Dev1設(shè)備的硬件手冊(cè)尋找PFI 6端子。

　　在創(chuàng)建這些配置并完成BNC與觸發(fā)器排線之后，可以將它們部署到運(yùn)行VeriStand的實(shí)時(shí)執(zhí)行目標(biāo)上來(lái)實(shí)現(xiàn)硬件同步。

　　如果您所使用的機(jī)箱沒有CLK10 BNC接頭，或是您需要更好的同步性能，您可以使用定時(shí)與同步板卡(NI-665x)實(shí)現(xiàn)相同功能。如果您決定使用NI-665x板卡實(shí)現(xiàn)這個(gè)功能，需要確定每個(gè)系統(tǒng)配置都添加了“10MHz PLL”定時(shí)與同步設(shè)備，而且配置為導(dǎo)入或?qū)С?0 MHz時(shí)鐘。

　　軟件同步

　　軟件同步意味著系統(tǒng)中(在這個(gè)例子中是NI VeriStand實(shí)時(shí)引擎)，不同代碼塊共享相同的執(zhí)行時(shí)鐘和一個(gè)開始信號(hào)實(shí)現(xiàn)在相同時(shí)間開始執(zhí)行。

　　在適當(dāng)?shù)挠布O(shè)備可用時(shí)，NI VeriStand實(shí)時(shí)引擎被設(shè)計(jì)為使用硬件定時(shí)單點(diǎn)I/O(HWTSPIO)。HWTSPIO是一種數(shù)據(jù)采集軟硬件特性，允許將軟件執(zhí)行鎖定到物理硬件時(shí)鐘上。將軟件鎖定到硬件只適用于模擬輸入，因此即使不使用模擬輸入通道，PXI系統(tǒng)配置中至少要包含一個(gè)模擬輸入通道。

　　所以如果硬件采用如上同步方式，模擬輸入通道會(huì)出現(xiàn)在每個(gè)配置中，每個(gè)目標(biāo)的NI VeriStand實(shí)時(shí)引擎軟件被自動(dòng)同步。

　　參考時(shí)鐘同步

　　在一些情況下，不僅要求系統(tǒng)組件相互同步，還要求同步到外部時(shí)鐘參考。因?yàn)樯鲜鐾较到y(tǒng)組件的方法包含主目標(biāo)與分布式系統(tǒng)其他部分共享時(shí)鐘和觸發(fā)信號(hào)，參考時(shí)鐘同步可以通過(guò)簡(jiǎn)單地將主目標(biāo)連接到外部時(shí)鐘參考實(shí)現(xiàn)。

　　NI VeriStand的Clock 10 Discipline附加組件讓NI VeriStand引擎可以根據(jù)外部參考時(shí)鐘進(jìn)行同步。外部參考時(shí)鐘可以是NI PXI-6682模塊支持的參考之一。附加組件結(jié)合PXI-6682和其他定時(shí)與同步板卡，對(duì)PXI機(jī)箱按照外部參考時(shí)鐘約束。您可以在這個(gè)頁(yè)面了解關(guān)于這個(gè)附加組件的更多細(xì)節(jié)。

　　圖11給出了相互同步并與外部時(shí)鐘參考進(jìn)行同步的分布式系統(tǒng)實(shí)例。

　　結(jié)論

　　使用NI VeriStand，您可以配置實(shí)時(shí)I/O、激勵(lì)檔案、數(shù)據(jù)記錄、警報(bào)和其他任務(wù)，通過(guò)從多個(gè)軟件環(huán)境中導(dǎo)入模型實(shí)現(xiàn)控制算法或系統(tǒng)仿真，使用運(yùn)行時(shí)間可編輯的用戶界面快速構(gòu)建可以和商用工具媲美的測(cè)試系統(tǒng)界面，使用NI LabVIEW、NI TestStand、ANSI C/C++、.NET、Python和其他軟件環(huán)境添加定制功能。

　　通過(guò)利用NI VeriStand 2010，您可以方便地創(chuàng)建分布式HIL、實(shí)時(shí)測(cè)試或是采用高效多目標(biāo)特性監(jiān)視系統(tǒng)。

　　參考文獻(xiàn)

　　GE反射內(nèi)存節(jié)點(diǎn) - http://www.ge-ip.com/products/family/reflective-memory-nodes