簡介

        文獻[1]使我們在如下方面有了一個很好的了解：芯片里什么是主要電源消耗者以及如何克服。大部分動態(tài)功率消耗相關技術可以用寄存器傳輸語言(RTL)捕獲或在合成腳本中控制。直到最近，關閉設計中某些部件電源的相關技術成為可能，僅通過把設計與特殊技術捆綁實現。一種常用的方式是hand-instantiate技術，是專門的功率控制元素。有爭議的是，這種設計開發(fā)緩慢并容易出錯。驗證方法將涉及到門級或晶體管級模擬仿真，這很費時。缺點是需要了解語言開發(fā)，要用到CAD (計算機輔助設計)工具進行仿真和合成。本文的目的是對如下進行初步描述：電源控制需要做哪些事情，以及UPF如何使用軟件IP處理。

電源控制所需的操作

        為了實現低功率消耗，設計人員需要特殊的電源控制單元。電源控制的目的可能是：(a)使模塊工作在不同的供電電壓，時序要求嚴格的模塊工作在較高電壓下，(b)打開/關閉整個模塊。

使模塊工作在不同的供電電壓需要使用電平移位器。

處理關閉模塊電源時必須考慮到的關鍵元素是

a. 隔離單元：在正常的工作模式下，當模塊沒有關閉電源時，隔離單元只需要使邏輯值通過。當模塊關閉電源時，隔離單元確保輸出捕捉到一個已知邏輯值。邏輯值可以為“0”，' 1 '或最近的狀態(tài)。

b. 電源狀態(tài)保持門(SRPG)： SRPG是當設為SAVE時，用來保持影子寄存器中寄存器內容的備份。當寄存器上電時，我們保持其值，設為RESTORE。影子寄存器備份的內容返回到主寄存器

c. 電源開關：這些是打開/關閉電源的單元。要注意，這些開關必須精密加工，避免多余的“IR”丟掉。
 


圖1  電源控制基本組成

圖2所示為電源控制的相關控制信號。請注意，“_N”后綴的信號為低有效。

        電源關閉時序必須按照以下步驟：(i) 需要關閉電源的模塊必須要先隔離，這樣相鄰模塊仍能收到有效的數字信號，(ii)設置SAVE信號，這樣SRPG為保持模式，(iii)這時，所有連續(xù)和組合單元都處于接受關閉電源的狀態(tài)。這時候POWER_DOWN就有效了。

        電源上電時序要遵循下面步驟：(i) 禁用 POWER_DOWN， (ii) 禁用復位，有一個效果的上電復位，(iii) 當RESTORE 信號有效時，SRPG復制影子寄存器內容到主寄存器，(iv)允許隔離單元傳輸正常值。

RETAIN_N可以用SAVE 和 RESTORE信號來代替。

 
圖2 電源控制信號時序

UPF：電源控制的實現

        UPF文件可以使用一串命令執(zhí)行電源供電規(guī)格。UPF提供的命令細節(jié)可在參考文獻[2]中找到?？梢詾橐粋€特定的軟件IP（其捕捉整個電源事件）創(chuàng)建一個單一的文件。從而文件由仿真和合成工具創(chuàng)建。請注意，UPF流不需要RTL任何方式的改變。

        UPF文件可以劃分兩個部分。一部分捕獲供電分布網絡。供電網絡的主要因素包括：(i)功率域，(ii)電源端口，是特定功率域的一部分，(iii)從這些端口的供電網絡設計元素在IP中。第二部分包括電源策略，例如隔離、保持、電位平移和電源狀態(tài)。圖3和圖5分別對這兩個部分進行了舉例說明。請注意，我們認為電源開關屬于前一部分，因為它為供電網絡定義了端口。


  圖3  UPF示例:設置
 
        功率域是一個或多個設計元素的邏輯分組。功率域創(chuàng)建的邏輯層次稱為功率域范圍。所以，在圖4中，PD-1適用范圍是TOP_AB，PD-2適用范圍是TOP_CD。有這種可能，即使C在TOP_CD，它也可能想要在PD-1操作。在這種情況下，可以說C在PD-1拓展范圍，但在PD-2范圍。
 

圖4 功率域

         圖3需要注意， vccd跨越 了“默認”和“VCC_0” 功率域，但vcc_0網絡只定義了功率域”VCC_0”。這是因為vccd為持續(xù)供電網絡，其為SRPG供電。這是由選擇”-retention_power_net vccd”到“set_retention”命令來實現的，如圖5所示。

 
圖5 UPF例程:保持、隔離和電源狀態(tài)

        UPF文件的一個重要方面是創(chuàng)建電源狀態(tài)表(PST)。PST可以在一個設計中定義所有合法的和非法的電源狀態(tài)。在圖5所示的例程中，S1和S2代表PST的合法元素。從例子中PST定義可以推理，不可以選擇關閉vccd，但vcc_0可開啟或關閉。

結論

        UPF已成為一個電源規(guī)范語言，大多數CAD工具現在已經可以識別它。它提供了一系列有用的命令，設計人員可以用來捕獲電源意圖。低電平設計元素(例如：SRPG、隔離單元，電平移位器和電源開關)不再需要在RTL中手動完成電源命令代碼。設計可以以RTL、UPF和時序約束集合形式捕捉。這可以方便各種技術關鍵性能因素（如電源、區(qū)域和速度）能合理控制。

聲明

感謝Anand Moghe 和Deepak N K為本文的貢獻。

參考文獻

[1] IEEE JOURNAL OF SOLID-STATE CIRCUITS.。27卷， 1992年4月4日。低功耗CMOS數字設計。作者：Anantha P. Chandrakasan， Samuel Sheng， 和 Robert W. Brodersen.

[2] “Accellera” Unified Power Format (UPF)標準，1.0版本。
http：//www.unifiedpowerformat.com/imagses/UPF.v1.0_Standard.pdf

[3]   Michael Keating et al“片上系統(tǒng)設計低功率設計手冊”