2011年11月29日消息， 萊迪思半導體公司（NASDAQ: LSCC）今天用宣布推出下一代LatticeECP4™FPGA系列，由其重新定義了低成本，低功耗的中檔FPGA市場，具有6 Gbps的SERDES采用低成本wire-bond封裝，功能強大的DSP塊和具有基于硬IP的通信引擎，適用于成本和功耗敏感的無線、有線、視頻，和計算市場。 LatticeECP4 FPGA系列以屢獲殊榮的LatticeECP3™系列為基礎(chǔ)，為主流客戶提供高級功能，同時保持業(yè)界領(lǐng)先的低功耗和低成本。對于為各種應(yīng)用開發(fā)主流平臺， LatticeECP4器件是非常理想的，如遠程無線射頻頭、分布式天線系統(tǒng)、蜂窩基站、以太網(wǎng)匯聚、交換、路由、工業(yè)網(wǎng)絡(luò)、視頻信號處理、視頻傳輸和數(shù)據(jù)中心的計算。

高品質(zhì)的SERDES和固化的通信引擎
        LatticeECP4 FPGA包含多達16個符合CEI 標準的6 Gbps SERDES通道，具有嵌入式物理編碼子層（PCS）模塊，采用低成本wire-bonded封裝和高性能flip chip封裝，使客戶能夠選擇以芯片到芯片以及遠距離背板應(yīng)用的方式部署LatticeECP4 FPGA。多功能和可配置的SERDES / PCS可以無縫地與固化的通信引擎相集成，經(jīng)濟地構(gòu)建完整的高帶寬子系統(tǒng)。通信引擎比用類似的FPGA實現(xiàn)減少10倍以上的功耗和成本。  LatticeECP4通信引擎組合包括針對PCI Express2.1、多個10千兆以太網(wǎng)MAC和三速以太網(wǎng)MAC，以及串行快速I / O（SRIO）2.1的解決方案。 SERDES / PCS和通信引擎的結(jié)合是完成基于復雜串行協(xié)議的設(shè)計的理想選擇，具有較低的成本，功耗和小尺寸的特點，同時加快了產(chǎn)品的上市時間。

創(chuàng)新的DSP處理技術(shù)，減少了乘法器的數(shù)量
         LatticeECP4系列具有功能強大的數(shù)字信號處理（DSP）模塊，18x18乘法器、寬ALU、加法樹，以及用于級聯(lián)的進位鏈塊。獨特的加速邏輯意味著每個LatticeECP4 DSP模塊可等于4個LatticeECP3 DSP模塊， 4倍于上一代LatticeECP3器件的信號處理能力。靈活的18x18乘法器可以分解成9X9或組合成36X36，以便完美的符合客戶的應(yīng)用需求。此外，多達576個乘法器可以級聯(lián)在一起構(gòu)成復雜的濾波器，用于無線遠程射頻頭（RRH）、基于MIMO射頻天線的解決方案，以及視頻處理的應(yīng)用。

更高的性能和容量
        LatticeECP4 FPGA的速度比上一代器件快50％，具有1066 Mbps的DDR3存儲器接口和1.25 Gbps的LVDS I / O，也可作為串行千兆以太網(wǎng)接口。新的LatticeECP4 系列還有66％以上的邏輯資源和42％以上的嵌入式存儲器，使設(shè)計工程師能夠在FPGA中構(gòu)造完整的片上系統(tǒng)。

        萊迪思公司副總裁兼業(yè)務(wù)部總經(jīng)理Sean Riley 說道，“下一代LatticeECP4 FPGA系列為我們的客戶提供前所未有的高級功能、高性能，低成本和低功耗的組合，這對高級的，但成本敏感的無線、有線，視頻和計算機應(yīng)用是必需的。在用經(jīng)濟的器件為我們的客戶提供尖端的創(chuàng)新方面，萊迪思是先行者。現(xiàn)在我們的Lattice Diamond®設(shè)計軟件中包含了LatticeECP4器件。我們的客戶可以立即開始建立廣泛的、低功耗的平臺，以擴大他們的市場。”

LatticeECP4 FPGA的設(shè)計支持
        萊迪思提供知識產(chǎn)權(quán)（IP）核，開發(fā)板和設(shè)計軟件設(shè)計，以便快速啟動設(shè)計和快速使產(chǎn)品上市。一系列的知識產(chǎn)權(quán)（IP）核將包括CPRI、OBSAI、串行RapidIO、XAUI、SGMII/千兆以太網(wǎng)、PCI Express、串行連接SMPTE、FIR濾波器、FFT、Reed-Solomon編碼器/解碼器、針對DSP功能的CORDIC、CIC、NCO和針對存儲器接口和連接的其他幾個IP核。

Lattice Diamond設(shè)計環(huán)境加速了開發(fā)時間 
        現(xiàn)在客戶可開始使用Lattice Diamond 1.4 beta設(shè)計軟件 用LatticeECP4FPGA進行設(shè)計。Lattice Diamond設(shè)計軟件是針對萊迪思FPGA產(chǎn)品的新的旗艦設(shè)計環(huán)境，提供了一整套功能強大的工具，高效的設(shè)計流程和用戶界面，使設(shè)計人員能夠更迅速地針對低功耗，成本敏感的FPGA應(yīng)用。此外， Lattice Diamond軟件繼續(xù)提供業(yè)界領(lǐng)先的專門為低成本和低功耗應(yīng)用而開發(fā)的功能。這些包括一個非常準確的功耗計算器，基于引腳的同時開關(guān)輸出噪聲計算器和經(jīng)驗證的MAP和PAR FPGA實現(xiàn)算法，有助于確保低成本和低功耗設(shè)計的解決方案。

關(guān)于LatticeECP4 FPGA系列
        LatticeECP4 FPGA系列有6款器件，提供符合多協(xié)議標準的6G SERDES，采用低成本的wire-bond封裝，DDR1/2/3存儲器接口的速度高達1066 Mbps，功能強大的可級聯(lián)DSP模塊非常適用于高性能射頻，基帶和圖像信號處理。LatticeECP4 FPGA具有1.25 Gbps的切換速度，還有快速LVDSI / O以及高達10.6 Mbits的嵌入式存儲器。邏輯密度從30K LUT到250K LUT，多達512個用戶I/ O。 LatticeECP4 FPGA系列的高性能特性包括：

• 工作速度 >500MHz的36X36具有乘法和累加功能的DSP模塊。 DSP slice還具有創(chuàng)新的級聯(lián)特性，用于實現(xiàn)寬ALU及加法樹的功能，而沒有FPGA邏輯的性能瓶頸。 DSP模塊提供了加速邏輯，相對于前代DSP架構(gòu)每個DSP塊有4倍的帶寬。
• 6 Gbps SERDES符合CEI - 6G抖動規(guī)范，每個SERDES quad具有能夠混合和匹配多種協(xié)議的功能。這包括PCI Express 2.1、 CPRI、OBSAI、XAUI、串行RapidIO2.0、SGMII/千兆以太網(wǎng)和萬兆以太網(wǎng)。
• 專門設(shè)計的SERDES / PCS模塊能夠?qū)崿F(xiàn)低延遲變化CPRI鏈接的設(shè)計，常用于采用遠程射頻頭連接的無線基站。
• 固化的通信引擎模塊使用固化的金屬陣列，具有多個10GbE和三速MAC模塊，以及PCI Express2.1和SRIO2.1模塊。這些模塊比傳統(tǒng)的基于FPGA實現(xiàn)的面積和功耗效率高10倍以上。
• 符合SMPTE串行數(shù)字接口標準，具有前所未有的功能，每個SERDES通道獨立支持3G、HD和SD視頻廣播信號。支持三速率而無需任何過采樣技術(shù)，消耗盡可能少的功耗。
• 1.25 Gbps LVDS I / O，擁有時鐘數(shù)據(jù)恢復模塊，能夠與高性能ADC/ DAC接口和實現(xiàn)SGMII/ GbE鏈路。在通用的I / O上執(zhí)行CDR功能為設(shè)計人員大大增加了串行I / O的數(shù)目，當需要大量的SERDES通道時，甚至可以使用更小的FPGA，大大降低了實現(xiàn)串行以太網(wǎng)接口邏輯的成本。
這些特點使LatticeECP4 FPGA系列非常適合于大批量的成本和功耗敏感的應(yīng)用，諸如無線基礎(chǔ)設(shè)施、有線接入設(shè)備、視頻和圖像，以及計算應(yīng)用。

供貨
       有些客戶已經(jīng)在使用Lattice Diamond 1.4 beta設(shè)計軟件 用LatticeECP4FPGA進行設(shè)計。在2012年的上半年可獲取器件樣品，預計2012年下半年大批量生產(chǎn)并發(fā)貨。