為實現(xiàn)PON終端提高系統(tǒng)性能并且降低成本

                ——ADN2865具有環(huán)路定時體系結(jié)構(gòu)、超低抖動性能以及
                  與最低成本FPGA直接相連的特性，適合用于PON終端。

關(guān)于ADN2865

美國模擬器件公司（Analog Devices, Inc. 簡稱 ADI）推出串并-并串轉(zhuǎn)換器（SERDES）以滿足無源光網(wǎng)絡(luò)（PON）終端的具體性能、功耗和價格要求。ADN2865是業(yè)界首款采用適于PON光網(wǎng)絡(luò)終端（ONT）環(huán)路定時體系結(jié)構(gòu)的SERDES，從而能使該器件與現(xiàn)有SERDES解決方案相比具有明顯優(yōu)勢——例如，低功耗、低成本和固定等待時間。這種體系結(jié)構(gòu)還允許ADN2865提供超過同步光纖網(wǎng)絡(luò)SONET技術(shù)指標(biāo)規(guī)定的業(yè)界最寬性能容限，從而簡化了互通性問題并且提高了系統(tǒng)性能。

低抖動性能和與FPGA直接連接

ADN2865 SERDES采用ADI公司擁有專利權(quán)的雙環(huán)時鐘和數(shù)據(jù)恢復(fù)（CDR）體系結(jié)構(gòu)，提供的三種低抖動性能（抖動產(chǎn)生、抖動容限和抖動傳遞）都優(yōu)于SONET指標(biāo)的三倍。該器件支持吉比特 PON (GPON), 以太網(wǎng) PON (EPON) 和寬帶 PON (BPON)各種數(shù)據(jù)速率，并且適合與業(yè)界領(lǐng)先供應(yīng)商的最低成本現(xiàn)場可編程門陣列（FPGA）直接連接。

固定等待時間和低功耗

ADN2865是首款具有固定等待時間的SERDES，這一必要特性允許系統(tǒng)供應(yīng)商將對其PON 系統(tǒng)的吞吐率和控制達到最大。此外，ADN2865具有小于1 W的低功耗，并且有一個選擇可旁路的限幅放大器。