色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > EDA/PCB > 新品快遞 > Synplicity和Actel加強(qiáng)EDA合作

          Synplicity和Actel加強(qiáng)EDA合作

          ——
          作者:Synplicity 時間:2006-05-19 來源:EEPw 收藏

          雙方合作為FPGA設(shè)計人員帶來價值



          2006年5月18日, 全球領(lǐng)先的半導(dǎo)體設(shè)計和驗證軟件供應(yīng)商 Synplicity 公司和 Actel 公司宣布擴(kuò)大兩家公司之間的 OEM 協(xié)議范圍,為 Actel 客戶帶來無與倫比的價值及持續(xù)、深入的技術(shù)發(fā)展藍(lán)圖。按照這個長達(dá)數(shù)年的協(xié)議條款,Actel 有權(quán)向其客戶提供Synplify Pro Identify和 Synpli DSP 軟件解決方案,作為其 Libero® 集成開發(fā)環(huán)境 (IDE) 的組成部分。這份擴(kuò)充協(xié)議將使得 Actel 客戶可在未來享用Synplicity 的創(chuàng)新物理綜合技術(shù)。

              Actel 市務(wù)及營銷高級副總裁Dennis Kish稱:“Actel客戶是這份擴(kuò)充OEM協(xié)議的最大受益者。在原有的價格下將Synplicity最佳的開發(fā)工具集成到我們的Libero IDE中,Actel 為設(shè)計人員帶來了最高的價值。一直以來,我們對Synplicity產(chǎn)品的卓越性能和易用性都非常欣賞,因此相信這些工具將可協(xié)助我們的客戶獲得出色的設(shè)計成果?!?

              Synplicity業(yè)務(wù)發(fā)展副總裁Joe Gianelli說:“Actel提供各式先進(jìn)的FPGA解決方案,包括面向以價值為基礎(chǔ)應(yīng)用的低成本ProASIC3系列;面向太空應(yīng)用的高密度RTAX-S系列;以及嶄新的Actel FusionTM 可編程系統(tǒng)芯片 (PSC) 系列,具備獨特性能以支持混合信號設(shè)計。我們一直與Actel緊密合作,全力優(yōu)化我們的尖端技術(shù),以便掌握這些FPGA器件架構(gòu)的各種功能。我們相信通過這種緊密合作,可以為Actel客戶提供先進(jìn)的設(shè)計工具,以便發(fā)揮最佳的器件性能?!?




          這項擴(kuò)充的 OEM 協(xié)議充分發(fā)揮了兩家公司的優(yōu)勢,提升了 FPGA 設(shè)計人員的體驗。Synplicity 是 FPGA 綜合工具市場和技術(shù)領(lǐng)域的領(lǐng)導(dǎo)者,市場占有率達(dá) 67%*。Actel 則致力于提供創(chuàng)新的單芯片 FPGA 解決方案, 并一直與各大軟件工具供應(yīng)商戰(zhàn)略性地合作,為客戶帶來最佳的設(shè)計環(huán)境。Actel 和 Synplicity 已通過緊密的協(xié)作,將 Synplicity 的開發(fā)工具集成在 Actel 的 Libero IDE 中。Actel 是唯一一家提供業(yè)界領(lǐng)先的 Synplify Pro 軟件的 FPGA 廠家,使 Libero Platinum (白金) 軟件用戶獲得更好的結(jié)果質(zhì)量 (QoR) 和先進(jìn)的設(shè)計實現(xiàn)功能。

          該協(xié)議同時增強(qiáng)了 Actel 的硬件調(diào)試能力,在 Libero IDE 的 Gold (金) 和 Platinum (白金) 版本中加入 Identify RTL 調(diào)試工具。Identify 是以調(diào)試為核心的驗證工具,使設(shè)計人員能以類仿真的形式探察上電運行中的 FPGA,從而以最快的速度發(fā)現(xiàn)設(shè)計中的錯誤。Identify RTL調(diào)試工具是首個讓 FPGA 設(shè)計人員在RTL 源代碼中直接進(jìn)行功能開發(fā)和調(diào)試的軟件工具。

          對于 DSP 系統(tǒng)的設(shè)計人員而言,將 Synplicity 的 Synplify DSP 軟件集成在Libero IDE 中,可實現(xiàn)從 Mathworks 的 Simulink 設(shè)計環(huán)境到 RTL 設(shè)計的完美流程。Synplify DSP 獨一無二地采用專有的系統(tǒng)級綜合算法,自動生成高度優(yōu)化的 RTL 代碼,可用于邏輯綜合,并無需使用需要預(yù)先進(jìn)行手工編碼且容易出錯和耗費時間的方法,這些方法需要在 DSP 算法工程人員和 RTL 硬件設(shè)計人員之間進(jìn)行無數(shù)次的迭代。

          關(guān)于 Libero 集成設(shè)計環(huán)境 (IDE)

              Actel的Libero IDE提供來自領(lǐng)先的第三方供應(yīng)商的最佳軟件工具和由Actel定制開發(fā)的工具,集成至單一FPGA開發(fā)套件中。Libero工具套裝支持混合模式設(shè)計輸入,讓設(shè)計人員可選擇在設(shè)計中將高級VHDL或Verilog HDL語言模塊與原理圖模塊混合起來。

          供貨情況

          Actel提供豐富的軟件系列,作為Libero IDE的組成部分。Platinum版本軟件的Windows版價格為2,495美元,Unix版則為4,995美元。此外,Identify RTL調(diào)試工具在免費的Gold版Libero IDE中提供。






          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉