ARM 日前宣布推出CoreLink  CCN-504高速緩存一致性互連網(wǎng)絡(luò)(cache coherent network)，以響應(yīng)在未來10到15年劇增的數(shù)據(jù)量及市場對節(jié)能網(wǎng)絡(luò)基礎(chǔ)設(shè)施與服務(wù)器的需求。這項先進的系統(tǒng)IP每秒可傳輸高達1兆兆比特(terabit)的可用系統(tǒng)帶寬，幫助系統(tǒng)級芯片(SoC)設(shè)計廠商針對采用ARM Cortex™-A15 MPCore™處理器及下一代64位處理器的“多核”企業(yè)解決方案提供高性能的高速緩存一致性互連。

　　CoreLink™ CCN-504目前已由儲存、移動網(wǎng)絡(luò)與客戶端計算的智能半導(dǎo)體領(lǐng)先設(shè)計商LSI、以及服務(wù)器的顛覆性SoC技術(shù)創(chuàng)新提供商Calxeda率先取得授權(quán)。

　　ARM同時也宣布推出CoreLink DMC-520動態(tài)內(nèi)存控制器，專為與CoreLin CCN-504協(xié)作進行了設(shè)計和優(yōu)化。這款新的動態(tài)內(nèi)存控制器能為DDR3、DDR3L 及DDR4 DRAM等共享片外內(nèi)存(shared off-chip memory)提供高帶寬接口，同時也是計劃2013年上市的整合了ARM Artisan^® DDR4/3 PHY IP的ARM DDR4接口解決方案的一部分。

　　Calxeda共同創(chuàng)辦人暨首席執(zhí)行官Barry Evans表示：“自2008年ARM開始投資Calxeda后，我們雙方便在滿足市場對數(shù)據(jù)中心的需求方面展開了密切合作，而且合作已初見成效。我們已經(jīng)開始著手開發(fā)采用ARM最新的CoreLink技術(shù)的下一代數(shù)據(jù)中心級的解決方案，并相信該產(chǎn)品的發(fā)布將為業(yè)界帶來一波新的沖擊。”

　　LSI工程部門副總裁Gene Scuteri指出：“為滿足移動網(wǎng)絡(luò)流量快速增長的需求，LSI與ARM已開始密切合作研發(fā)功能豐富的片內(nèi)互連(on-chip interconnect)技術(shù)，為產(chǎn)業(yè)領(lǐng)先的多核SoC設(shè)備奠定基礎(chǔ)。結(jié)合LSI在網(wǎng)絡(luò)及運算數(shù)據(jù)量的深入了解，ARM處理器與互連技術(shù)的專業(yè)優(yōu)勢已經(jīng)發(fā)展出一套可靠的電信級互連架構(gòu)，能為現(xiàn)今最先進的網(wǎng)絡(luò)提供可拓展的關(guān)鍵性能與服務(wù)質(zhì)量。”

　　CoreLink CCN-504是系列產(chǎn)品中的第一款，提供完全一致的高性能多核解決方案，最高可在同一塊硅片上支持16個核。通過讓系統(tǒng)中每一個處理器都能存取其它處理器的高速緩存，CoreLink CCN-504可強化異質(zhì)多核與多群集CPU/GPU的系統(tǒng)一致性，進而減少片外內(nèi)存的存取需求以節(jié)省時間和降低功耗，這是采用ARM big.LITTLE™處理器系統(tǒng)的關(guān)鍵促成要素。ARM big.LITTLE是一種新的技術(shù)典范，不僅可提供創(chuàng)作與運算內(nèi)容所需的高性能，同時也能提高功耗效率并延長電池壽命。

　　ARM處理器部門副總經(jīng)理Tom Cronk指出：“隨著未來10到15年數(shù)據(jù)使用量的快速增長，CoreLink CCN-504與DMC-520將在為多核應(yīng)用提供高性能的系統(tǒng)IP解決方案扮演重要角色。同時也將確保服務(wù)質(zhì)量與系統(tǒng)間的運行一致性，讓SoC設(shè)計廠商能用最佳系統(tǒng)延遲有效地處理大量的數(shù)據(jù)流。”

　　CoreLink CCN-504同時支持ARM目前的高端處理器Cortex-A15及未來ARMv8架構(gòu)的處理器，也是第一款A(yù)RM計劃推出的網(wǎng)絡(luò)互連系列產(chǎn)品。以成功的AMBA^® 4 ACE™規(guī)格成為基礎(chǔ)，CoreLink CCN-504的研發(fā)也獲益于ARM在硬件一致性方面的豐富經(jīng)驗，它能提升功耗效率、并讓系統(tǒng)延遲低于軟件一致性的系統(tǒng)延遲。截止目前，AMBA 4 ACE規(guī)格下載已逾8千次。

　　CoreLink CCN-504高速緩存一致性網(wǎng)絡(luò)包括集成L3高速緩存及偵聽過濾(snoop filter)功能。配置最高可達16MB的L3高速緩存，可針對需求較大的數(shù)據(jù)量增加片上高速緩存，并為處理器、高速IO接口與加速器之間進行數(shù)據(jù)的配置與分享提供低延遲的片上內(nèi)存。探聽過濾器則消除了廣播一致性信息(broadcast coherency messaging)的需要，進一步減少了延遲與功耗。

　　ARM CoreLink CCN-504高速緩存一致性網(wǎng)絡(luò)現(xiàn)已開放技術(shù)授權(quán)，合作伙伴則將于2013年推出樣品。