簡(jiǎn)介

　　當(dāng)今越來越多的應(yīng)用要求使用高精度高速的數(shù)模轉(zhuǎn)換器(以下簡(jiǎn)稱ADC)，為了使ADC發(fā)揮最佳的性能，必須為其提供滿足要求的直流電源。一般而言，系統(tǒng)設(shè)計(jì)人員愿意使用低壓差線性穩(wěn)壓器(以下簡(jiǎn)稱LDO)來為ADC供電，而不使用開關(guān)轉(zhuǎn)換器(以下簡(jiǎn)稱DC/DC)。這是因?yàn)?a class="contentlabel" href="http://cafeforensic.com/news/listbylabel/label/LDO">LDO一般具有較低的紋波和噪聲，他們擔(dān)心DC/DC轉(zhuǎn)換器的開關(guān)噪聲、紋波以及電磁輻射等會(huì)導(dǎo)致ADC的信噪比(SNR)下降或者在ADC的輸出端出現(xiàn)不希望的雜散。但是隨著新一代的DC/DC轉(zhuǎn)換器的出現(xiàn)，加之后置濾波以及精心的設(shè)計(jì)和布局布線，使得DC/DC轉(zhuǎn)換器可以成為為高速ADC供電的高效率解決方案。

　　ADC的模擬電源和數(shù)字電源

　　目前，大多數(shù)高速ADC至少都有兩個(gè)電源域：模擬電源域(AVDD)和數(shù)字與輸出驅(qū)動(dòng)電源域(DVDD)。部分高速ADC還有一些附加的電源域，比如時(shí)鐘電源域，通常也當(dāng)做模擬電源域處理。高速ADC的模擬電源和數(shù)字電源芯片內(nèi)部是分離的，以防芯片數(shù)字部分，尤其是輸出驅(qū)動(dòng)部分產(chǎn)生的開關(guān)噪聲通過芯片內(nèi)部或者外部返回到芯片的模擬輸入端或時(shí)鐘輸入端，干擾芯片模擬端的模擬采樣和處理，使ADC的噪聲和雜散指標(biāo)受到影響而使指標(biāo)惡化。因此一般都建議使用獨(dú)立的兩組電源對(duì)芯片的模擬電源和數(shù)字電源進(jìn)行供電。而且這兩組電源之間應(yīng)有足夠的隔離，以防止數(shù)字電源的數(shù)字開關(guān)噪聲影響高速ADC的模擬電源。但如果在這兩個(gè)電源之間實(shí)現(xiàn)了充分的濾波和隔離，則采用一個(gè)調(diào)節(jié)器通常也能獲得足夠好的性能。

　　ADC的電源抑制比(PSRR)

　　因?yàn)殡娫磳?duì)高速ADC的影響至關(guān)重要，因此設(shè)計(jì)高速ADC時(shí)必須了解ADC對(duì)供電電源噪聲影響的靈敏度，以及如何決定供電電源的最大噪聲才能使ADC實(shí)現(xiàn)預(yù)期性能。確定高速ADC對(duì)電源噪聲抑制能力的一個(gè)方法是將一個(gè)已知幅度和頻率的信號(hào)分別耦合到ADC的不同電源域上，測(cè)量ADC輸出中對(duì)應(yīng)頻率的信號(hào)的輸出功率，從而考察其電源抑制能力。輸入信號(hào)與輸出頻譜中出現(xiàn)的相對(duì)應(yīng)信號(hào)的相對(duì)功率即為ADC在給定頻率下的電源抑制比(PSRR)。

　　這個(gè)指標(biāo)可以用最低有效位(LSB)，百分比或者dB來表示。下圖顯示了典型高速ADC(ADS58C20)的PSRR與頻率的關(guān)系。從圖中可以看出，高速ADC對(duì)不同的電源域的噪聲有不同的抑制能力。利用PSRR圖，設(shè)計(jì)人員可以確定出在保證ADC性能時(shí)所允許的電源的最大紋波幅度。例如，如果一個(gè)電源芯片在1000kHz時(shí)具有5mVp-p的紋波，則從下面的PSRR圖可知，轉(zhuǎn)換器在此頻率提供大約40dB的抑制。ADS58C20轉(zhuǎn)換器的滿量程為1.9Vp-p，因此原始5mV信號(hào)比輸入滿量程低52dB，此信號(hào)將進(jìn)一步衰減40dB，從而比轉(zhuǎn)換器的滿量程功率低92dB。這樣，設(shè)計(jì)人員就能根據(jù)ADC的PSRR數(shù)據(jù)來確定在給定頻率下ADC供電電源的容許紋波。如果知道ADC的電源在已知頻率的紋波(例如來自上游開關(guān)轉(zhuǎn)換器)，則可以利用該方法來確定將此噪聲衰減所需的額外濾波?！　?/p>