C)由于內(nèi)存也是計(jì)算機(jī)系統(tǒng)成本中的昂貴部分，當(dāng)原本的系統(tǒng)不再工作或被中止服務(wù)時，內(nèi)存模組可以移走，然后在其它系統(tǒng)中得到再次利用。

理由2：提供更高的系統(tǒng)密度。模組化內(nèi)存可以比直接安裝在主板上的單片分立DRAM提供更高的內(nèi)存容量。要求最大內(nèi)存容量的系統(tǒng)可以使用非常緊湊的內(nèi)存模組，這些模組使用了各種可提高單位密度的堆疊技術(shù)。

理由3：增加處理器板上的實(shí)用面積。固態(tài)雙數(shù)據(jù)速率(SSDDR)內(nèi)存模組能夠適應(yīng)“混合內(nèi)存”技術(shù)。這種方法提供了雙重功能，可將DDR DRAM和NAND閃存整合進(jìn)一個小型封裝(見圖3)，這也是將更多內(nèi)存和數(shù)據(jù)裝進(jìn)空間受限的單板計(jì)算機(jī)(SBC)和嵌入式系統(tǒng)應(yīng)用的一種方式。DIMM插座方向性還能使內(nèi)存放置在其它主板元件上方以節(jié)省主板空間。用于刀片服務(wù)器的ULP和VLP DIMM提供類似的空間節(jié)省特性。LeanSTOR封裝技術(shù)是另一種為AMC或ATCA電信刀片服務(wù)器節(jié)省空間的方法。

圖3：SSDDR DRAM和NAND閃存SATA SODIMM。

理由4：更高的RAS(可靠性/可用性/可維修性)。隨著時間的推移，內(nèi)存也可能出現(xiàn)故障，產(chǎn)生SBE和多位差錯，這種問題將影響計(jì)算機(jī)系統(tǒng)的正常工作，或由于ECC處理軟件開銷而使系統(tǒng)運(yùn)行速度降低。如果是模組形式的內(nèi)存，那么就能很快地替換插槽中的故障件，從而縮短由于查錯和維修引起的系統(tǒng)宕機(jī)時間。如果內(nèi)存直接安裝在主板上，那么排除故障內(nèi)存也是很困難的。重新焊接主板上的內(nèi)存還可能降低其質(zhì)量。如果主板要求內(nèi)置內(nèi)存測試程序以診斷故障芯片，那么系統(tǒng)設(shè)計(jì)師或BIOS編程人員可能無法利用內(nèi)存測試專業(yè)軟件，因?yàn)檫@些內(nèi)存測試程序是專門針對測試內(nèi)存模組設(shè)計(jì)的。

理由5：增強(qiáng)可測性和系統(tǒng)兼容性。如果系統(tǒng)中的內(nèi)存直接安裝在主板上，那么當(dāng)它發(fā)生故障時，處理器也許無法運(yùn)行診斷程序來查找錯誤的源頭。內(nèi)存是面向總線的，通過總線與內(nèi)存控制器(或芯片組)協(xié)同工作。它們都是作為成組的器件在工作，因此那些沒有被篩選為一組(就像在模組中一樣)的失配DRAM產(chǎn)生的任何時序偏移都將導(dǎo)致不穩(wěn)定的、不可預(yù)測的或間歇性操作。另外，對只能提供BGA封裝的DDR2或DDR3內(nèi)存進(jìn)行探針測試也是不可能的。系統(tǒng)主板還經(jīng)常使用獨(dú)特的設(shè)計(jì)拓?fù)浜蛢?nèi)存控制器，它們會對DRAM的交流和直流參數(shù)作出限制。模組化的內(nèi)存可以使用系統(tǒng)軟件實(shí)現(xiàn)系統(tǒng)級的預(yù)測試，從而排除掉與系統(tǒng)不兼容的內(nèi)存。

理由6：提高可制造性。如果主板不是無鉛的，芯片組又適用于DDR2內(nèi)存，那么設(shè)計(jì)師在不是無鉛的主板上裝配無鉛RoHS DDR2 DRAM可能無法獲得較好的焊接可靠性。表2中的表格展示了在SoC上的嵌入式內(nèi)存、在主板上的分立內(nèi)存芯片(如板載芯片，COB以及某些多芯片封裝(MCP))和插槽中的內(nèi)存模組之間的一些區(qū)別。

表2：COB、內(nèi)存模組與SoC嵌入式DRAM之間的比較。

系統(tǒng)內(nèi)存帶寬的考慮因素

如果計(jì)算機(jī)系統(tǒng)處于需要高吞吐量的密集計(jì)算或網(wǎng)絡(luò)環(huán)境中，那么除了內(nèi)存容量外內(nèi)存帶寬也是一個重要的考慮因素。內(nèi)存帶寬主要取決于內(nèi)存控制器(或芯片組)的速度、DRAM器件技術(shù)和系統(tǒng)設(shè)計(jì)。目前它的計(jì)量單位是GB/sec，計(jì)算方法是用總線寬度乘以數(shù)據(jù)速率。例如在一個雙通道系統(tǒng)配置中的DDR3-1333(PC3-10600)內(nèi)存子系統(tǒng)，它的內(nèi)存帶寬是21.3GB/s，即128位總線寬度(2個64位內(nèi)存總線)×1333Mbps×1B/8bits=21300MB/s。

內(nèi)存帶寬通常受“速度/密度”公式的影響，其中速度和密度呈反比關(guān)系。為了增加系統(tǒng)內(nèi)存容量而向內(nèi)存總線增加越多的DRAM，數(shù)據(jù)訪問控制(DAC)總線上的容性負(fù)載就越高，進(jìn)而降低更高速度時的信號質(zhì)量。克服速度/密度限制的一些方法是：

1)使用帶多個內(nèi)存通道(更寬數(shù)據(jù)庫)的內(nèi)存控制器;

2)使用緩存(寄存器式，或完全緩沖式內(nèi)存，縮短了延時);

3)在增加更多的內(nèi)存時降低內(nèi)存時鐘。一般來說，內(nèi)存越大，帶寬越小。

使用無緩沖內(nèi)存的系統(tǒng)通常有較高的帶寬和較低的系統(tǒng)密度，而使用寄存器/緩沖式內(nèi)存的系統(tǒng)通常具有較高的密度和較低的帶寬。

本文小結(jié)

一旦利用本文提供的信息確定好系統(tǒng)中的內(nèi)存容量、空間和帶寬后，設(shè)計(jì)師就能專注于考慮其它事項(xiàng)，如內(nèi)存成本，以及決定將哪部分系統(tǒng)成本預(yù)算留給內(nèi)存。