Flash編程器的關(guān)鍵是要保證Flash地址和數(shù)據(jù)信號在時序上的嚴格要求，由SST39SF010的編程和擦除周期時序參數(shù)得知，它的地址或數(shù)據(jù)信號的建立和保持時間的最小時鐘周期僅為30ns。為此，我們采用了40MHz的晶振作為FPGA的驅(qū)動時鐘，它的最小時鐘周期為25ns，完全可滿足最小的時間周期要求。

采用FPGA來實現(xiàn)Flash編程器，主要是如何對Flash進行寫操作，利用VHDL語言編寫的寫操作進程表示如下：

實現(xiàn)一個控制功能，可以用有限狀態(tài)機實現(xiàn)，也可以用CPU實現(xiàn)，二者相比，前者性能遠高于后者。因為，在Von Neumann結(jié)構(gòu)的CPU中，需要許多操作（例如取數(shù)和執(zhí)行）和部件（例如數(shù)據(jù)通路和ALU寄存器）。而狀態(tài)機中，狀態(tài)存儲在多個觸發(fā)器中，表示行為的代碼存儲在門級網(wǎng)絡(luò)中。對于通常的一條選擇判斷語句，如果用CPU實現(xiàn)，一般需要10～20條機器指令，其執(zhí)行時間與CPU的速度有關(guān)。如果由門和觸發(fā)器實現(xiàn)，則執(zhí)行時間為一個時鐘周期。因此用VHDL實現(xiàn)的狀態(tài)機的控制性能要優(yōu)于CPU實現(xiàn)的方案。

如上述程序，在編程器的寫操作進程中，我們使用Moore型狀態(tài)機，它最大的特點是輸出僅是狀態(tài)向量的函數(shù)，即Moore狀態(tài)機的輸出僅和當(dāng)前狀態(tài)（現(xiàn)態(tài)）有關(guān)。在寄存器轉(zhuǎn)移級的有限狀態(tài)機中包括狀態(tài)進程和組合進程兩部分。

狀態(tài)進程：狀態(tài)進程對狀態(tài)機的時鐘信號敏感，當(dāng)時鐘發(fā)生有效跳變時，狀態(tài)機的狀態(tài)發(fā)生變化，由次態(tài)變?yōu)楝F(xiàn)態(tài)。本例中，將寫操作分成900個狀態(tài)，狀態(tài)0初始化各輸出信號，狀態(tài)1～5執(zhí)行第一個控制命令，狀態(tài)7—10執(zhí)行如第二個控制命令，狀態(tài)12～15執(zhí)行第三個控制命令，狀態(tài)17～ 20給出要寫入的地址和數(shù)據(jù)，狀態(tài)21～900保持控制信號，是芯片內(nèi)部編程時間。 組合進程：組合進程就根據(jù)當(dāng)前狀態(tài)（現(xiàn)態(tài)）給輸出信號賦值，并決定下一狀態(tài)（次態(tài)）。在本例中，狀態(tài)機根據(jù)不同的狀態(tài)對CE#、OE#、 WE、地址、數(shù)據(jù)等Flash控制信號進行賦值，從而實現(xiàn)對Flash的控制功能。

但是每執(zhí)行一次寫操作，只能寫入一個地址單元里的8bit數(shù)據(jù)，如果按照這個方法，完成整個Flash芯片1Mbit數(shù)據(jù)的寫入就需要重復(fù)執(zhí)行寫操作 128K次，這樣既麻煩又浪費時間。我們選用的Xilinx公司SpartanⅡ系列FPGA，提供片上雙端口同步讀/寫RAM塊，每塊RAM容量為4096bit。塊RAM的每個端口可獨立配置為讀/寫端口、讀端口或?qū)懚丝?，同時還能配置為任何想要的數(shù)據(jù)帶寬。因此塊RAM可使FPGA設(shè)計者的設(shè)計更加簡單，可以把塊RAM配置成ROM、RAM、FIFO等多種元件，具有使用方便、性能優(yōu)越等特點，是一種十分高效的內(nèi)部存儲器解決方案。因此我們采用FPGA的塊RAM作為內(nèi)部數(shù)據(jù)緩沖器，以提高 Flash寫操作的速度和效率。

在本例中，使用內(nèi)部塊RAM產(chǎn)生一個32Kbit 的ROM 元件，程序當(dāng)中直接引用和映射該元件，將要寫入Flash的數(shù)據(jù)先寫入該ROM元件中，然后在每次寫操作中將ROM中的數(shù)據(jù)按地址順序逐一寫入Flash中的一個連續(xù)32Kbit的扇區(qū)當(dāng)中，這樣編程器的一次寫操作就可以寫入32Kbit數(shù)據(jù)，因為32K×32=1Mbit，則依次改變Flash的高5位地址，重復(fù)32次上述的寫操作，這樣1Mbit的數(shù)據(jù)就寫入了整片F(xiàn)lash中，大大提高了編程器寫操作的效率。至于ROM元件中的數(shù)據(jù)，則以ASCⅡ碼的形式存在以.

CoeGenerator是一個元件生成軟件，它給用戶提供了一個通用化的設(shè)計界面，提供RAM、ROM、乘法器、各種標準接口等許多設(shè)計中常用的元件模型，這樣設(shè)計者不必自己動手編寫，而采用CoeGenerator即可生成自己需要的各種元件。這些元件都是經(jīng)過了最優(yōu)化設(shè)計，占用資源最少，性能最優(yōu)，還大大節(jié)省了設(shè)計時間，方便了設(shè)計者。產(chǎn)生的ROM元件將存儲在設(shè)計工程之中，需要在程序中加入引用語句，才可以使用。 VHDL程序中使用CoreGenerator產(chǎn)生的元件需要加入兩段語句，一是在實體部分對要引用的ROM元件進行說明，二是在結(jié)構(gòu)體中對ROM元件例化，映射例化元件的輸入/輸出信號。 由于FPGA具有在線可再編程性能，因此當(dāng)系統(tǒng)中FLASH 直接由FPGA存取時，我們可以用FPGA實現(xiàn)對Flash的編程，在編程操作之后，對FPGA 進行再配置，實現(xiàn)其它
系統(tǒng)功能，達到一個FPGA器件實現(xiàn)多種應(yīng)用的目的。

4 結(jié)束語

使用VHDL語言，由FPGA來實現(xiàn)Flash編程器的功能，不僅節(jié)約了專用編程器的采購開支，更重要的是可以靈活、快速地實現(xiàn)專用Flash編程器的功能。隨著微電子技術(shù)的發(fā)展，可編程器件的容量已經(jīng)達到千萬門級，越來越多的過去必須由專用芯片或器件才能完成的工作現(xiàn)在都可以通過設(shè)計軟件，由FPGA來實現(xiàn)了。硬件的軟件化已經(jīng)成為電子行業(yè)中不可阻擋的趨勢。