色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 用VHDL語言開發(fā)的出租車計費系統(tǒng)設(shè)計

          用VHDL語言開發(fā)的出租車計費系統(tǒng)設(shè)計

          作者: 時間:2011-07-24 來源:網(wǎng)絡(luò) 收藏

            4 系統(tǒng)仿真驗證

            用MAX+plusⅡ軟件對各個子模塊及頂層原理圖進行了時序仿真,仿真波形如圖3所示。

            控制計價模塊仿真圖如圖3所示。由圖3(a)可得,當reset=1,start=1,且pause=0時,表示處于行駛狀態(tài),此時路程開始遞增,當不超過3 km時,車費為5A即90,起步價9.0元。由圖3(b)可得,當超過3 km后,車費每行駛1 km加20(即2元)。由圖3(c)可得,當reset= 1,start=1,且pause=1時,處于等待狀態(tài),此時路程不再遞增,而時間遞增,當時間達到3分鐘時,車費加5(即0.5元)。

            頂層電路的仿真圖如圖4所示。從圖中可以看出,隨著輸入的變化,從g[6…0]輸出了共陰的數(shù)碼管顯示編碼,dp也在對應(yīng)的數(shù)碼管處,輸出高電平點亮小數(shù)點。本的軟件仿真結(jié)果正確,達到預(yù)期目標。


          上一頁 1 2 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉