2．2 存儲模塊
TS201的片上存儲器分為兩個部分：每個內(nèi)核各使用100 KB的專用、高速L1存儲器；128 KB的大容量共享L2存儲器。通過EBIU接口外擴SDRAM和Flash兩種存儲器。選取2片MT48L32M16A2來構成SDRAM存儲器，圖像處理數(shù)據(jù)和圖像處理中間結果可存儲在SDRAM中。系統(tǒng)擴展64 MB的Flash，選用S29GL064M90T，主要存放DSP內(nèi)核程序。
FPGA的存儲系統(tǒng)：選取2片IS61LV10248來構成SRAM存儲器，主要用于存儲從SAA7111傳輸?shù)?a class="contentlabel" href="http://cafeforensic.com/news/listbylabel/label/FPGA">FPGA的數(shù)據(jù)，根據(jù)視頻數(shù)據(jù)的奇偶場的關系，在數(shù)據(jù)的存取過程中采用乒乓存取方式，當SRAM1存儲數(shù)據(jù)的時候，FPGA從SRAM2讀取數(shù)據(jù)，傳給SAA7121做為顯示使用，當SRAM2存儲數(shù)據(jù)的時候，F(xiàn)PGA從SRAM1讀取數(shù)據(jù)，傳給SAA7121做為顯示使用，同時通過對讀時鐘和讀范圍的控制，可以控制圖像的現(xiàn)實范圍和現(xiàn)實方式。具體硬件連接結構如圖5所示。

2．3 DSP雙核以及FPGA之間的通信
在本系統(tǒng)中，涉及到TS201兩個核之間的通信以及TS201與FPGA之間的通信。FPGA給DSP提供預處理之后的圖像數(shù)據(jù)，DSP根據(jù)提供的圖像數(shù)據(jù)進行目標檢測算法，并將檢測之后的坐標數(shù)據(jù)傳輸?shù)紽PGA，F(xiàn)PGA將坐標信息疊加到原始圖像后送給SAA7121顯示。常見的雙核通信主要采用中斷、輪詢兩種通信方式。中斷是利用兩個核的中斷機制來實現(xiàn)FPGA與DSP之間的通信；輪詢是通過在雙核的共享寄存器里設置一些信號量，供雙核通信與訪問?？紤]到本系統(tǒng)的應用條件，采用輪詢的通信方式，DSP的異步存儲器的地址空間映射到FPGA，通過FPGA操作數(shù)據(jù)線和地址線，即可完成FPGA與DSP之間的數(shù)據(jù)交互。
2．4 系統(tǒng)工作流程
整個系統(tǒng)的工作流程為：由CCD采集視頻模擬信號，經(jīng)過可編程視頻解碼處理器SAA7111解碼后輸出場同步、行同步、像素時鐘和位寬為16 bit的數(shù)字圖像信號，并將信號送入FPGA中，在FPGA中對送來的數(shù)據(jù)做緩存，預處理，再通過與TS201連接的雙向LINKPORT，把圖像數(shù)據(jù)實時地導入DSP中，在DSP中運行檢測算法，得到被檢測目標的正確坐標，DSP把目標的坐標信息返回到FPGA中，F(xiàn)PGA根據(jù)坐標信息在原始圖像上標示出目標的位置，最后將處理后的圖像信號傳給可編程視頻編碼器SAA7121進行編碼實現(xiàn)D／A轉(zhuǎn)換，輸出模擬視頻，并把檢測結果顯示在視頻顯示設備上。

3 結論
首先研究了形態(tài)學Top-hat算子，并利用Top-hat算子進行背景抑制，同時，采用最大類間方差法獲得圖像的閾值，分割背景和目標，實現(xiàn)小目標檢測，通過仿真實驗發(fā)現(xiàn)，這種方法能夠在一定程度上減少實際檢測中的虛警率，增加目標檢測的準確性。
利用DSP+FPGA的系統(tǒng)架構設計了實現(xiàn)算法的硬件平臺，這種結構在一定程度上可以滿足實時性和靈活性的要求，具有很強的通用性和可擴展性。并在設計中采用了模塊化設計，這樣的設計便于集中控制，能夠節(jié)省程序運行時間。