我們的設計需要多大容量的芯片？我們的設計能跑多快？這是經(jīng)常困擾工程師的兩個問題。對于前一個問題，我們可能還能先以一個比較大的芯片實現(xiàn)原型，待原型完成再選用大小合適的芯片實現(xiàn)。對于后者，我們需要一個比較精確的預估，我們的設計能跑50M，100M 還是133M？

　　首先讓我們先來看看Fmax 是如何計算出來的。圖（1）是一個通用的模型用來計算FPGA的。我們可以看出，F(xiàn)max 受Tsu ， Tco ， Tlogic 和 Troute 四個參數(shù)影響。（ 由于使用FPGA 全局時鐘，時鐘的抖動在這里不考慮）。

　　時鐘周期 T = Tco + Tlogic + Troute + Tsu

　　時鐘頻率 Fmax = 1/Tmax

　　其中：

　　Tco ： D 觸發(fā)器的輸出延時

　　Tlogic ： 組合邏輯延時

　　Troute ： 布線延時

　　Tsu ： D 觸發(fā)器的建立時間　　

圖（ 1 ） 時鐘周期的計算模型

　　由圖（1）可以看出，在影響Fmax 的四個參數(shù)中，由于針對某一個器件Tsu 和Tco 是固定的，因此我們在設計中需要考慮的參數(shù)只有兩個Tlogic 和Troute.通過良好的設計以及一些如Pipeline 的技巧，我們可以把Tlogic 和Troute 控制在一定的范圍內(nèi)。達到我們所要求的Fmax.

　　經(jīng)驗表明一個良好的設計，通常可以將組合邏輯的層次控制在4 層以內(nèi)，即（ Lut Levels 《=4 ） 。而Lut Levels（ 組合邏輯的層次 ）將直接影響Tlogic 和Troute 的大小。 組合邏輯的層次多，則Tlogic 和Troute 的延時就大，反之， 組合邏輯的層次少，則Tlogic 和Troute 的延時就小。

　　讓我們回過頭來看看Xilinx 和Altera 的FPGA 是如何構成的。是由Logic Cell （ Xilinx ）或 Logic Element（ Altera ）這一種基本結構和連接各個Logic Cell 或Logic Element 的連線資源構成。無論是Logic Cell 還是 Logic Element ，排除其各自的特點，取其共性為一個4 輸入的查找表和一個D 觸發(fā)器。如圖（2）所示。而任何復雜的邏輯都是由此基本單元復合而成。圖（3）。上一個D 觸發(fā)器的輸出到下一個D 觸發(fā)器的輸入所經(jīng)過的LUT 的個數(shù)就是組合邏輯的層次（ Lut Levels ）。因此，電路中用于實現(xiàn)組合邏輯的延時就是所有Tlut 的總和。在這里取Lut Levels = 4 。故Tlogic = 4 * Tlut 。　　

圖（ 2 ） FPGA基本邏輯單元　　

圖（ 3 ） 復雜組合邏輯的實現(xiàn)