摘 要: 針對圖像處理系統(tǒng)計(jì)算量大、實(shí)時(shí)性高和體積小的要求， 研制了一種以DSP為主處理器FPGA 為輔處理器的高性能實(shí)時(shí)圖像處理系統(tǒng)。利用這兩種芯片的各自特點(diǎn)， 將算法分成兩部分分別交由FPGA 和DSP處理， 大大提高了算法的效率。系統(tǒng)具有結(jié)構(gòu)簡單易于實(shí)現(xiàn)和運(yùn)用方便靈活的特點(diǎn)， 加載上相應(yīng)的程序之后能實(shí)現(xiàn)對所獲取的圖像跟蹤、識(shí)別和匹配等處理方法。詳細(xì)說明了系統(tǒng)的設(shè)計(jì)思路和硬件結(jié)構(gòu)， 并在硬件系統(tǒng)上進(jìn)行了算法仿真及實(shí)驗(yàn)驗(yàn)證。實(shí)驗(yàn)結(jié)果表明: 該系統(tǒng)實(shí)時(shí)性高， 適應(yīng)性好， 能夠滿足設(shè)計(jì)要求。

1 引 言

圖像處理系統(tǒng)的處理算法復(fù)雜， 計(jì)算量大， 處理實(shí)時(shí)性要求高， 同時(shí)系統(tǒng)的體積也有嚴(yán)格的限制。

因此在設(shè)計(jì)系統(tǒng)時(shí)必須綜合考慮這些特點(diǎn)， 合理選用芯片并保留一定的余度。通常的方法是以FPGA和DSP作為系統(tǒng)的處理器， 即由FPGA 承擔(dān)圖像預(yù)處理功能， DSP實(shí)現(xiàn)更復(fù)雜的圖像處理算法。在這樣一種結(jié)構(gòu)之上如何擴(kuò)展系統(tǒng)的應(yīng)用， 增加其靈活性并減少因前期設(shè)計(jì)不當(dāng)造成的風(fēng)險(xiǎn)是設(shè)計(jì)前需要重點(diǎn)考慮的問題。

2 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

實(shí)時(shí)圖像處理系統(tǒng)除了FPGA和DSP這兩個(gè)核心部分之外， 還應(yīng)該有圖像獲取模塊、圖像輸出模塊以及相應(yīng)的存儲(chǔ)部分及通信控制電路等組成。各個(gè)主要模塊的功能如下:

圖像獲取模塊: 將成像儀輸入的圖像進(jìn)行分離、放大， 并在FPGA 的控制下完成A /D 采樣， 將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)， 并將數(shù)字信號(hào)輸入FPGA 模塊。

FPGA 模塊: 該模塊的主要功能是: 1產(chǎn)生系統(tǒng)所需要的邏輯控制信號(hào)，2為各芯片提供時(shí)鐘信號(hào)，3對輸入圖像進(jìn)行預(yù)處理。

DSP模塊: 對預(yù)處理后的圖像進(jìn)行目標(biāo)檢測、識(shí)別與跟蹤等復(fù)雜的圖像處理運(yùn)算。DSP模塊是整個(gè)系統(tǒng)的核心模塊。

圖像輸出模塊: 對處理后的數(shù)字圖像進(jìn)行D /A轉(zhuǎn)換， 并疊加同步信號(hào)后形成標(biāo)準(zhǔn)的視頻， 實(shí)現(xiàn)對處理結(jié)果的顯示。

實(shí)時(shí)圖像處理系統(tǒng)結(jié)構(gòu)如圖1所示。


圖1 實(shí)時(shí)圖像處理系統(tǒng)結(jié)構(gòu)框圖

3 系統(tǒng)的具體實(shí)現(xiàn)方案

明確了系統(tǒng)的基本組成模塊之后需要做的工作是: 在滿足實(shí)時(shí)圖像處理算法各種要求的條件下如何將這幾個(gè)部分組合起來， 使得系統(tǒng)易于實(shí)現(xiàn)， 并具有較高的可靠性。同時(shí)還要對各模塊仔細(xì)分析加以改進(jìn)以擴(kuò)展系統(tǒng)的應(yīng)用范圍。以下是各模塊的具體組成。

3. 1 圖像獲取模塊

為擴(kuò)展系統(tǒng)應(yīng)用， 該模塊有兩路視頻輸入通道，可以根據(jù)實(shí)際的需要決定是一路還是兩路視頻輸入。當(dāng)將系統(tǒng)用于雙目成像系統(tǒng)時(shí)由于雙目視覺要求兩個(gè)成像儀同步， 所以在第一路視頻通道中經(jīng)EL4501分離出的復(fù)合同步信號(hào)接到第二路成像儀的同步輸入口， 以實(shí)現(xiàn)兩個(gè)成像儀的同步。因?yàn)槌上駜x輸出為模擬視頻信號(hào)， 所以分離之后的視頻信號(hào)須經(jīng)A /D轉(zhuǎn)換才能進(jìn)入到FPGA中。A /D采樣過程由FPGA 控制， 由第二路視頻通道分離出來的場同步、行同步和奇偶幀指示信號(hào)直接進(jìn)入到FPGA，F(xiàn)PGA 將同步信號(hào)和奇偶幀指示信號(hào)作為中斷來控制采樣的開始和停止。同時(shí)為防止系統(tǒng)其它電路對圖像獲取模塊的干擾， 在信號(hào)進(jìn)入到FPGA 之前應(yīng)該加上隔離芯片對信號(hào)進(jìn)行隔離。