基于DSP+FPGA的實(shí)時(shí)視頻采集系統(tǒng)設(shè)計(jì)
加入技術(shù)交流群
SAA7111A是Philips公司的一款高性能視頻輸入處理芯片。它共有四路模擬視頻信號(hào)輸入端，可以輸入4路CVBS或2路S視頻(Y／C)信號(hào)，也可以編程選擇四路視頻輸入中的一路或者兩路組成不同的工作模式；可實(shí)現(xiàn)行同步、場(chǎng)同步信號(hào)的自動(dòng)監(jiān)測(cè)、分離，或場(chǎng)頻50 Hz或60 Hz自動(dòng)檢測(cè)，并可在PAL制和INTSC制之間自動(dòng)切換，同時(shí)能對(duì)不同輸入制式的亮度信號(hào)、色差信號(hào)進(jìn)行處理，實(shí)現(xiàn)亮度、色度和飽和度的片內(nèi)實(shí)時(shí)控制；SAA7111A中的I2C總線接口可以對(duì)片內(nèi)寄存器進(jìn)行設(shè)置。它有32個(gè)控制寄存器，其中的22個(gè)可編程；該器件的輸出為16位V．PO總線，輸出格式有12位YUV4：1：1、16位YUV4：2：2、8位CCIR－656、16位565RGB和24位的888RGB；輸出信號(hào)可提供采樣時(shí)鐘、行同步、場(chǎng)同步等多種同步信號(hào)。
SAA7111A可將PAL制式的模擬視信號(hào)頻轉(zhuǎn)化為YUV4：2：2的16位數(shù)字視頻數(shù)據(jù)，大小為625×720×16 bit，其中25行用作場(chǎng)回掃，因此，每幀的有效數(shù)據(jù)有576×720×16 bit。
2．2 視頻前端處理模塊
數(shù)字化后的視頻數(shù)據(jù)量一般都十分巨大。為了保證視頻數(shù)據(jù)的完整性和實(shí)時(shí)性，系統(tǒng)專門設(shè)計(jì)了視頻的前端處理模塊。其主要功能是完成視頻數(shù)據(jù)的緩存，視頻幀的合成，乒乓操作以及與DSP的通信。由于FPGA內(nèi)部能反復(fù)編程，可以使系統(tǒng)簡(jiǎn)化，減小板卡面積，易于維護(hù)，升級(jí)方便，因此，本文采用了ALTERA的EP1C6Q240C8來完成視頻前端處理功能。
由于該視頻轉(zhuǎn)換芯片沒有提供地址信號(hào)，所以需要在FPGA內(nèi)部設(shè)計(jì)一個(gè)地址產(chǎn)生器，以使數(shù)據(jù)可以對(duì)應(yīng)的存儲(chǔ)起來。SAA7111A提供有4個(gè)重要信號(hào)：LLC(參考時(shí)鐘信號(hào))、HREF(水平參考信號(hào))、VREF(垂直參考信號(hào))、RTSO(奇偶場(chǎng)信號(hào))。
由于PAL制式具有隔行掃描特性，因此，采集的視頻數(shù)據(jù)可被分為奇偶場(chǎng)。因?yàn)橐曨l圖像處理是針對(duì)完整的視頻幀，所以需要將奇偶場(chǎng)的視頻數(shù)據(jù)進(jìn)行合成。其實(shí)現(xiàn)方法是奇偶兩部分合成一幀數(shù)據(jù)，即：偶場(chǎng)地址=基地址O+偏移地址；奇場(chǎng)地址=基地址E+偏移地址。幀合成操作示意圖如圖3所示。本文引用地址：http://cafeforensic.com/article/152245.htm
評(píng)論