從圖3，圖4可以看出，當(dāng)功率分配因子逐漸增大時，意味著疊加在數(shù)據(jù)OFDM符號上的能量越來越大，使得目標(biāo)函數(shù)的能量值越大。但系統(tǒng)的BER性能變得越來越差，相反算法的同步性能變得越來越好。權(quán)衡兩者性能，選擇最佳功率分配因子β=0．05，后續(xù)將以此功率分配因子為基礎(chǔ)進(jìn)行仿真。需要說明的是，仿真系統(tǒng)BER性能的時候，將疊加訓(xùn)練序列作為干擾信息，沒有進(jìn)行信道估計，因此圖3中不會出現(xiàn)極值現(xiàn)象。
3．2 同步性能仿真比較
圖5中給出了色散系數(shù)分別為17 ps／(nm·km)和34 ps／(nm·km)下不同傳輸距離的算法同步性能仿真。D表示色散系數(shù)，L表示傳輸距離。可以看出，相同色散下，傳輸距離越長，光能量損耗越大，使得算法同步性能變差；同時相同傳輸距離下，不同色散系數(shù)對算法的同步性能也將產(chǎn)生影響，色散系數(shù)越大，使得同步性能變差。由此可以判斷在光OFDM系統(tǒng)中，光纖的色散和傳輸距離會影響算法的同步性能。

為了更加突出幀同步算法性能的優(yōu)越性，圖6將通過仿真驗證算法的均方誤差(Mean Square Error，MSE)性能?？梢钥闯觯惴S著信噪比的增大，趨近于穩(wěn)定，收斂性較快。在信噪比大于-2 dB的情況下，算法性能穩(wěn)定。

構(gòu)造的訓(xùn)練序列具有良好的自相關(guān)性能，同時對于接收信號進(jìn)行簡單的移位截取鏡像疊加處理，把長序列相關(guān)轉(zhuǎn)換為短序列相關(guān)，降低了計算量，減少硬件資源的消耗。文獻(xiàn)中采用長度為512的m序列，算法2采用了兩次循環(huán)嵌套的累積求和方法，算法3利用求平均的方式，而本文采用長度為256的序列，將截取長度為512的接收信號進(jìn)行鏡像疊加處理，把長序列的乘積轉(zhuǎn)化為短序列的乘積，降低了使用乘法器的次數(shù)，同時采用的訓(xùn)練序列比文獻(xiàn)中的要短。因此，本文的同步算法在計算復(fù)雜度上比文獻(xiàn)中的算法2和算法3更具優(yōu)勢。

4 幀同步算法的FPGA仿真實現(xiàn)
4．1 訓(xùn)練序列產(chǎn)生
訓(xùn)練序列產(chǎn)生(Training Sequence Generator，TSG)模塊的硬件實現(xiàn)結(jié)構(gòu)如圖7所示。TSG采用頻率為20 MHz時鐘進(jìn)行基帶處理。從微處理器送出的控制信號ACK用來啟動TSG模塊的工作。與IM／DDO-OFDM符號長度N(N=64)保持一致，ACK信號持續(xù)拉高1 025個時鐘，一共持續(xù)完成64個周期的訓(xùn)練序列輸出，每個周期內(nèi)有16個時域樣值。其中，TSG模塊輸出數(shù)據(jù)采用8位帶符號的二進(jìn)制表示，后8個周期TSG模塊輸出數(shù)據(jù)與前8個周期輸出的數(shù)據(jù)具有鏡像對稱關(guān)系。