基于SJA1000 IP核的CAN總線通信系統(tǒng)
加入技術(shù)交流群
(3)位數(shù)據(jù)流處理器程序
位數(shù)據(jù)流處理器程序執(zhí)行總線上的錯誤檢測、仲裁、填充和錯誤處理等功能。它主要由接收模塊、發(fā)送模塊、錯誤管理模塊、CRC校驗(yàn)、驗(yàn)收濾波、FIFO6個子模塊組成。CRC校驗(yàn)、驗(yàn)收濾波、FIFO子模塊將單獨(dú)設(shè)計(jì)成子程序供位數(shù)據(jù)流處理器程序調(diào)用。
(4)CRC校驗(yàn)程序
CRC校驗(yàn)程序主要用來完成CAN總線網(wǎng)絡(luò)中循環(huán)冗余校驗(yàn)碼功能。
(5)驗(yàn)收濾波器程序
驗(yàn)收濾波器程序的功能是由驗(yàn)收代碼寄存器(ACR)和驗(yàn)收屏蔽寄存器(AMR)共同完成的。驗(yàn)收代碼寄存器將接收到幀中的標(biāo)識碼內(nèi)容與其自身的內(nèi)容逐位的進(jìn)行比較，以決定是否要接收這條報(bào)文，驗(yàn)收完全通過后則保存到FIFO中。驗(yàn)收屏蔽寄存器則決定在比較中起作用的驗(yàn)收代碼寄存器的位(驗(yàn)收屏蔽寄存器為0，則相應(yīng)的驗(yàn)收代碼寄存器的位相關(guān)；驗(yàn)收屏蔽寄存器為1，則對應(yīng)的位無關(guān))。
(6)先入先出FIFO存儲器程序
先入先出FIFO存儲器程序的功能是先對接收的報(bào)文進(jìn)行存儲，并在CPU要求讀出數(shù)據(jù)時，將接收到的數(shù)據(jù)通過數(shù)據(jù)總線從控制器中讀出。FIFO模塊特點(diǎn)是先進(jìn)入先輸出，后進(jìn)入后輸出。本文中的FIFO存儲器是同步的，只有一個時鐘信號。
(7)頂層控制程序
頂層控制程序(can_top)是整個CAN總線控制器SJA1000 IP核的最上層模塊，主要負(fù)責(zé)調(diào)用并控制以上6個程序模塊協(xié)同工作。
程序全部設(shè)計(jì)完后，通過使用QuartusII9．0的編譯和綜合將整個程序封裝成模塊符號的形式，如圖5所示。這樣方便存后面的CAN總線通信系統(tǒng)設(shè)計(jì)中調(diào)用。本文引用地址：http://cafeforensic.com/article/154098.htm
對CAN總線控制器IP核的仿真是在ModelSim軟件測試平臺中進(jìn)行的，其仿真結(jié)果如圖6所示。
從圖6中我們可以得出：白色豎線處發(fā)送成功狀態(tài)(tx_successful)置1，豎線前面一段時間內(nèi)，CAN總線控制器IP核的發(fā)送狀態(tài)(transmit _status)為1，接收狀態(tài)(receive_status)為0，這說明控制器前面已成功地完成了一次發(fā)送操作；隨后硬同步(hard_sync)置1，發(fā)送狀態(tài)為
0，接收狀態(tài)為1，控制器又開始一次接收操作，并在接收完后發(fā)送應(yīng)答位(send_ack置1)，且置info_empty為1。
3 SJA1000 IP核的CAN總線通信系統(tǒng)設(shè)計(jì)
基于SJA1000 IP核的CAN總線通信系統(tǒng)是將8051IP核、數(shù)據(jù)RAM、程序ROM以及CAN總線控制器IP核一同設(shè)計(jì)到FPGA芯片內(nèi)，從而構(gòu)成SPOC系統(tǒng)的。基于IP核復(fù)用技術(shù)的CAN總線硬件連接圖如圖7所示。和傳統(tǒng)的CAN總線系統(tǒng)構(gòu)架不同，本文的設(shè)計(jì)采用的是FPGA而不是單片機(jī)作為CAN總線通信系統(tǒng)的控制器。相對于單片機(jī)等微處理器而言，F(xiàn)PGA有著其獨(dú)特的優(yōu)勢：I／O口資源豐富，可以很容易地實(shí)現(xiàn)更多的擴(kuò)展功能；而且在電路設(shè)計(jì)中除了極少數(shù)必要的外圍器件外，其余的電路都可以集成設(shè)計(jì)到FPGA中。這樣做可以減少由于器件較多而產(chǎn)生的電磁干擾的可能性，而且還可以減少系統(tǒng)的體積和功耗、提高系統(tǒng)的可靠性。
在CAN 2．0B協(xié)議中，為了能夠達(dá)到設(shè)計(jì)透明度以及實(shí)現(xiàn)靈活性，根據(jù)ISO／OSI參考模型，CAN被細(xì)分為以下不同的層次：
①數(shù)據(jù)鏈路層。其中包括邏輯鏈路控制子層(LLC)和介質(zhì)訪問控制子層(MAC)。
②物理層。物理層的作用是在不同節(jié)點(diǎn)之間根據(jù)所有的電氣屬性進(jìn)行位的實(shí)際傳輸，它是由CAN總線驅(qū)動器和電氣線路構(gòu)成的。
邏輯鏈路控制子層(LLC)和介質(zhì)訪問控制子層(MAC)的功能，即報(bào)文分幀、仲裁、應(yīng)答、錯誤檢測和標(biāo)定、報(bào)文濾波、過載通知以及恢復(fù)管理都是由CAN總線控制器實(shí)現(xiàn)。因此，CAN總線控制器IP核(CAN_Module)主要完成LLC和MAC子層的功能。
4 CAN總線通信系統(tǒng)的測試與驗(yàn)證
4．1 硬件電路的設(shè)計(jì)
CAN總線SOPC硬件連接圖如圖7所示，下面對圖7所示的兩個部分進(jìn)行簡單介紹。
4．2 系統(tǒng)的控制部分
控制部分選用的是KX_7C5E型實(shí)驗(yàn)電路板，該實(shí)驗(yàn)板中的FPGA目標(biāo)芯片是Altera公司的Cyclonc III型EP3C5E144C8。其中FPGA芯片包含有8051單片機(jī)IP核、CAN總線控制器IP核、內(nèi)部程序ROM、內(nèi)部數(shù)據(jù)RAM和鎖相環(huán)(PLL)等模塊。
4．3 CAN總線收發(fā)器部分
因?yàn)镕PGA芯片的供電電壓和I／O口輸出電平為+3．3 V，所以在設(shè)計(jì)中CAN總線收發(fā)器選用的供電電壓也必須是3．3 V的。CTM1050T CAN總線收發(fā)器模塊是集成電源隔離、電氣隔離、CAN總線收發(fā)器和CAN總線保護(hù)于一體的CAN總線隔離收發(fā)器模塊。有了CAN總線隔離收發(fā)器，就可以很好地實(shí)現(xiàn)CAN總線上各節(jié)點(diǎn)電氣、電源之間的完全隔離和獨(dú)立，這樣可以提高各個節(jié)點(diǎn)的穩(wěn)定性和安全性。該模塊的TXD、RXD引腳不需要外接其他元器件就可以很好地兼容+3．3 V及+5 V的CAN總線控制器。因此在圖7中我們將FPGA的I／O口與CTM1050T的引腳直接相連，故沒有設(shè)計(jì)任何外圍電路。
最后通過使用KX_7C5E型實(shí)驗(yàn)電路板、CAN總線收發(fā)器、USBCAN-II、CAN總線實(shí)驗(yàn)臺實(shí)驗(yàn)，能夠進(jìn)行基本的收發(fā)，驗(yàn)證了系統(tǒng)的可行性。
結(jié)語
本文已成功驗(yàn)證了基于SJA1000 IP核的CAN總線通信系統(tǒng)的可行性，該設(shè)計(jì)充分展現(xiàn)了片上可編程系統(tǒng)的靈活性和可移植性，減小了系統(tǒng)體積和功耗，完全可以代替原有傳統(tǒng)的CAN總線系統(tǒng)方案。
評論